資源描述：
《DSP外圍設(shè)備接口(補(bǔ)充資料)ppt課件.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、DSP外圍設(shè)備接口*主要內(nèi)容DSP與ADC、DAC的接口DSP與外部存儲(chǔ)器的接口DSP與串口通信的接口DSP與PCI總線的接口小結(jié)DSP與ADC、DAC的接口集成的模數(shù)(A/D)和數(shù)模(D/A)轉(zhuǎn)換器獨(dú)立ADC或DAC可編程ADC和DAC固定ADC或DAC串行ADC和DAC并行ADC或DACADC/DAC的分類ADC/DAC主要性能指標(biāo)采樣頻率采樣精度接口類型自帶采樣保持與否通道數(shù)目電源數(shù)量和特性封裝尺寸TLC320AD50C結(jié)構(gòu)TLC320AD50C操作主、從工作方式主通信和輔助通信模式當(dāng)M/
2、S為高電平時(shí)，工作在主設(shè)備方式，此時(shí)FS和SCLK為輸出信號(hào)。當(dāng)M/S為低電平時(shí)，工作在從設(shè)備方式，數(shù)據(jù)傳輸由輸入FS的和SCLK同步在與DSP的McBSP連接時(shí)，一般將TLC320AD50C配置為主方式，而McBSP為從方式主通信用于正常的ADC或DAC的數(shù)據(jù)傳輸，輔助通信用于控制寄存器的讀寫輔助通信模式可由硬件和軟件兩種方式觸發(fā)兩種數(shù)據(jù)格式16位數(shù)據(jù)格式和15+1數(shù)據(jù)格式TLC320AD50C時(shí)序TLC320AD50C內(nèi)部控制寄存器控制寄存器1（默認(rèn)值00000000b，地址00001b）比
3、特位描述7D7=1：軟件復(fù)位6D6=1：軟件下電5D5=1：AUXP和AUXM為輸入，D5=0：INP和INM作為輸入4D4=1：監(jiān)控AUXP和AUXM，D4=0：監(jiān)控INP和INM3-2D3D2=11b：監(jiān)控放大器增益=-18dBD3D2=10b：監(jiān)控放大器增益=-8dBD3D2=01b：監(jiān)控放大器增益=0dBD3D2=00b：監(jiān)控放大器關(guān)閉1D1=1：數(shù)字環(huán)路使能，D1=0：數(shù)字環(huán)路禁止0D0=1：16比特DAC數(shù)據(jù)格式，D0=0：15+1比特DAC數(shù)據(jù)格式控制寄存器2（默認(rèn)值0000000
4、0b，地址00010b）比特位描述7FLAG管腳輸出值6D6=1：電話模式使能，D6=0：電話模式禁止5抽取FIR濾波器溢出標(biāo)志4D4=1：16比特ADC數(shù)據(jù)格式，D4=0：15+1比特ADC數(shù)據(jù)格式3D3=1：模擬環(huán)路使能，D3=0：模擬環(huán)路禁止2-0保留控制寄存器3（默認(rèn)值00000000b，地址00011b）比特位描述7-6從設(shè)備個(gè)數(shù)5-0FSD延遲于FS的SCLK個(gè)數(shù)，最小為18控制寄存器4（默認(rèn)值00000000b，地址00100b）比特位描述7D7=1：旁通內(nèi)部PLL，D7=0：使能
5、內(nèi)部PLL6-4采樣頻率選擇（N）：fs=MCLK/(128?N)或MCLK/(512?N)，001b:N=1，010b:N=2，000b:N=83-2D3D2=11b：模擬輸入增益關(guān)閉D3D2=10b：模擬輸入增益=12dBD3D2=01b：模擬輸入增益=6dBD3D2=00b：模擬輸入增益=0dB1-0D1D0=11b：模擬輸出增益關(guān)閉D1D0=10b：模擬輸出增益=12dBD1D0=01b：模擬輸出增益=6dBD1D0=00b：模擬輸出增益=0dB輔助通信模式下DIN和DOUT數(shù)據(jù)格式TL
6、C320AD50C與DSP的連接TLC320AD50C的初始化例程；***************************begin*****************************.mmregs.include"AD50C_cnst.h54"；includetheconstantsusedbytheaic；************************macrodefinition***********************McBSP0_ENABLE.macroaux_regstm
7、#SPSA0,aux_regst#0,*aux_reg+orm#0x0001,*aux_reg-st#1,*aux_reg+orm#0x0001,*aux_reg-.endm；resetRRST/XRSTtodisableMcBSPMcBSP0_DISABLE.macroaux_regstm#SPSA0,aux_regst#0,*aux_reg+andm#0xfffe,*aux_reg-st#1,*aux_reg+andm#0xfffe,*aux_reg-.endm；**************
8、**********memoryallocation************************.bssserial_int_flag,1；************************interruptvectorstable**********************.sect"vectors"int_reset:bMain;Mainprogramnopnop.space76*16int_brint0:；McBSP0reveiveinterruptbdBRINT0_ISRpshmST0
