資源描述：
《片上系統(tǒng)的低功耗設(shè)計 》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、片上系統(tǒng)的低功耗設(shè)計 論文關(guān)鍵詞：集成電路低功耗設(shè)計SoC 論文摘要：功耗問題正日益變成VLSI系統(tǒng)實現(xiàn)的一個限制因素。對便攜式應(yīng)用來說，其主要原因在于電池壽命，對固定應(yīng)用則在于最高工作溫度。由于電子系統(tǒng)設(shè)計的復(fù)雜度在日益提高，導(dǎo)致系統(tǒng)的功耗得到其主要功耗成分。其次，以該主要功耗成分數(shù)學(xué)表達式為依據(jù)，突出實現(xiàn)SoC低功耗設(shè)計的各種級別層次的不同方法。 引言 從20世紀80年代初到90年代初的10年里，微電子領(lǐng)域的很多研究工作都集中到了數(shù)字系統(tǒng)速度的提高上，現(xiàn)如今的技術(shù)擁有的計算能力能夠使強大的個人工作站、復(fù)雜實時
2、語音和圖像識別的多媒體計算機的實現(xiàn)成為可能。高速的計算能力對于百姓大眾來說是觸指可及的，不像早些年代那樣只為少數(shù)人服務(wù)。另外，用戶希望在任何地方都能訪問到這種計算能力，而不是被一個有線的物理網(wǎng)絡(luò)所束縛。便攜能力對產(chǎn)品的尺寸、重量和功耗加上嚴格的要求。由于傳統(tǒng)的鎳鉻電池每磅僅能提供20OS邏輯電路被認為是現(xiàn)今最通用的大規(guī)模集成電路技術(shù)。下面研究CMOS集成電路的功耗組成，概述實現(xiàn)集成電路——SoC（SystemonChip）系統(tǒng)的低功耗設(shè)計的諸多方法。目的在于揭示當今電子系統(tǒng)結(jié)構(gòu)復(fù)雜度、速度和其功耗的內(nèi)在聯(lián)系，在及在數(shù)字電
3、子系統(tǒng)設(shè)計方向上潛在的啟示?！ ?CMOS集成電路功耗的物理源 要研究SoC的低功耗設(shè)計，首先要物理層次上弄清該集成電路的功耗組成，其次，才能從物理實現(xiàn)到系統(tǒng)實現(xiàn)上采用各種方法來節(jié)省功耗，達到低功耗設(shè)計的目的。圖1為典型CMOS數(shù)字電路的功耗物理組成。 ?。?）動態(tài)功耗 動態(tài)功耗是由電路中的電容引起的。設(shè)C為CMOS電路的電容，電容值為PMOS管從0狀態(tài)到H狀態(tài)所需的電壓與電量的比值。以一個反相器為例，當該電壓為Vdd時，從0到H狀態(tài)變化（輸入端）所需要的能量是CVdd2。其中一半的能量存儲在電容之中，另一半的能量擴
4、展在PMOS之中。對于輸出端來說，它從H到0過程中，不需要Vdd的充電，但是在NMOS下拉的過程中，會把電容存儲的另一半能量消耗掉。如果CMOS在每次時鐘變化時都變化一次，則所耗的功率就是CBdd2f，但并不是在每個時鐘跳變過程之中，所有的CMOS電容都會進行一次轉(zhuǎn)換（除了時鐘緩沖器），所以最后要再加上一個概率因子a。電路活動因子a代表的是，在平均時間內(nèi)，一個節(jié)點之中，每個時鐘周期之內(nèi)，這個節(jié)點所變化的幾率。最終得到的功耗表達式為：Psemor幾倍軟件代碼軟件優(yōu)化32.3%功率管理Clock控制10%～90%RTL級結(jié)構(gòu)
5、變換10%～15%綜合技術(shù)合成與分解邏輯15%綜合技術(shù)映射門級優(yōu)化20%20%布局布局優(yōu)化20%（1）系統(tǒng)級功耗管理 這一部分實際上是動態(tài)功耗管理。主要做法是在沒有操作的時候（也就是在SoC處于空閑狀態(tài)的時候），使SoC運作于睡眠狀態(tài)（只有部分設(shè)備處于工作之中）；在預(yù)設(shè)時間來臨的時候，會產(chǎn)生一個中斷。由這個中斷喚醒其它設(shè)備。實際上，這一部分需要硬件的支持，如判斷，周期性的開、關(guān)門控時鐘（gateclock）等。 ?。?）軟件代碼優(yōu)化 軟件代碼優(yōu)化是針對ARM嵌入式處理器而言的。對于編譯器來說，所起的使用不到1%，而對
6、于代碼的優(yōu)化則可以產(chǎn)生高達90%的功耗節(jié)省。Simunic等人曾分別做過用各種針對ARM處理器的編譯器進行的試驗。比此的實驗結(jié)果發(fā)展，風(fēng)格比較好的代碼產(chǎn)生的效果遠比用ARM編譯器優(yōu)化的效果好?！ 。?）Clock控制 這是在ASIC設(shè)計中行之有效的方法之一。如果SoC芯片在正常工作，有很大一部分模塊（它們可能是用于一些特殊用途中，如調(diào)試Debug、程序下載等）是乖于空閑狀態(tài)的，這些器件的空運作會產(chǎn)生相當大的功耗。這一部分應(yīng)使用時鐘控制，即clockenabledisable?！ 。?）RTL級代碼優(yōu)化 與軟件相似，不
7、同的RTL（RegisterTransferLevel，寄存器傳輸級）代碼，也會產(chǎn)生不同的功耗，而且RTL代碼的影響比軟件代碼產(chǎn)生的影響可能還要大。因為，RTL代碼最終會實現(xiàn)為電路。電路的風(fēng)格和結(jié)構(gòu)會對功耗產(chǎn)生相當重要的影響?！ TL級代碼優(yōu)化主要包括： ①對于CPU來說，有效的標準功耗管理有睡眠模式和部分未工作模塊掉電。 ?、谟布Y(jié)構(gòu)的優(yōu)化包括能降低工作電壓Vdd的并行處理、流水線處理以及二者的混合處理。 ?、劢档图拇骐娙軨的片內(nèi)存儲器memory模塊劃分?！ 、芙档突顒右蜃觓的信號門控、減少glitch（毛刺）的
8、傳播長度、Glitch活動最小化、FSM（有限狀態(tài)機）狀態(tài)譯碼的優(yōu)化等。 ?、萦捎布崿F(xiàn)的算法級的功耗優(yōu)化有：流水線和并行處理、Retiming(時序重定)、Unfolding（程序或算法的展開）、Folding(程序或算法的折疊)等等基本方法以及其組合。 ?。?）后端綜合與布線優(yōu)化 既然SoC的功耗與寄生電容的充
