d鎖存器版圖設(shè)計(jì)實(shí)驗(yàn)報(bào)告

《d鎖存器版圖設(shè)計(jì)實(shí)驗(yàn)報(bào)告》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、第一章：緒論1.1簡介1.1.1集成電路集成電路版圖設(shè)計(jì)是電路系統(tǒng)設(shè)計(jì)與集成電路工藝之間的中間環(huán)節(jié)。通過集成電路版圖設(shè)計(jì)，將立體的電路系統(tǒng)轉(zhuǎn)變?yōu)槎S平面圖形。利用版圖制作掩模板，就可以由這些圖形限定工藝加工過程，最終還原為基于半導(dǎo)體材料的立體結(jié)構(gòu)。以最基本的MOS器件為例，工藝生產(chǎn)出的器件應(yīng)該包含源漏擴(kuò)散區(qū)、柵極以及金屬線等結(jié)構(gòu)層。按照電路設(shè)計(jì)的要求，在版圖中用不同圖層分別表示這些結(jié)構(gòu)層，畫好各個(gè)圖層所需的圖形，圖形的大小等于工藝生產(chǎn)得到的器件尺寸。正確擺放各圖層圖形之間的位置關(guān)系，繪制完成的版圖基本就是工藝生產(chǎn)出的器件俯視圖。器件參數(shù)如MOS

2、管的溝道尺寸，由電路設(shè)計(jì)決定，等于有源區(qū)與柵極重疊部分的尺寸。其他尺寸由生產(chǎn)工藝條件決定，不能隨意設(shè)定。在工藝生產(chǎn)中，相同結(jié)構(gòu)層相連即可導(dǎo)電，而不同結(jié)構(gòu)層之間是由氧化層隔絕的，相互沒有連接關(guān)系，只有制作通孔才能在不同結(jié)構(gòu)層之間導(dǎo)電。與工藝生產(chǎn)相對應(yīng)的版圖中默認(rèn)不同圖層之間的絕緣關(guān)系，因此可以不必畫氧化層，卻必須畫各層之間的通孔。另外，襯底在版圖設(shè)計(jì)過程中默認(rèn)存在，不必畫出。而各個(gè)N阱、P阱均由工藝生產(chǎn)過程中雜質(zhì)摻雜形成，版圖中必須畫出相應(yīng)圖形。1.1.2版圖設(shè)計(jì)基本知識(shí)版圖設(shè)計(jì)是創(chuàng)建工程制圖（網(wǎng)表）的精確的物理描述的過程，而這一物理描述遵守由制

3、造工藝、設(shè)計(jì)流程以及仿真顯示為可行的性能要求所帶來的一系列約束。版圖設(shè)計(jì)得好壞，其功能正確與否，必須通過驗(yàn)證工具才能確定。版圖的驗(yàn)證通常包括三大部分：設(shè)計(jì)規(guī)則檢查(DRC)、電學(xué)規(guī)則檢查(ERC)和版圖與電路圖對照(LVS)。只有通過版圖驗(yàn)證的芯片設(shè)計(jì)才進(jìn)行制版和工藝流片。?設(shè)計(jì)規(guī)則的驗(yàn)證是版圖與具體工藝的接口,?因此就顯得尤為重要,?Cadence?中進(jìn)行版圖驗(yàn)證的工具主要有dracula和diva。Dracula?為獨(dú)立的驗(yàn)證工具,?不僅可以進(jìn)行設(shè)計(jì)規(guī)則驗(yàn)證(DRC)?,?而且可以完成電學(xué)規(guī)則驗(yàn)證(ERC)、版圖與電路驗(yàn)證(LV?S)、寄生

4、參數(shù)提取(L?PE)?等一系列驗(yàn)證工作,?功能強(qiáng)于Diva。1.2軟件介紹Cadence是一個(gè)大型的EDA軟件，它幾乎可以完成電子設(shè)計(jì)的方方面面，包括ASIC設(shè)計(jì)、FPGA設(shè)計(jì)和PCB板設(shè)計(jì)。Cadence在仿真、電路圖設(shè)計(jì)、自動(dòng)布局布線、版圖設(shè)計(jì)及驗(yàn)證等方面有著絕對的優(yōu)勢。Cadence包含的工具較多幾乎包括了EDA?設(shè)計(jì)的方方面面。第二章：D鎖存器的介紹鎖存器（latch）---對脈沖電平敏感，在時(shí)鐘脈沖的電平作用下改變狀態(tài)。鎖存器是電平觸發(fā)的存儲(chǔ)單元，數(shù)據(jù)存儲(chǔ)的動(dòng)作取決于輸入時(shí)鐘（或者使能）信號的電平值，當(dāng)鎖存器處于使能狀態(tài)時(shí)，輸出才會(huì)隨

5、著數(shù)據(jù)輸入發(fā)生變化。簡單地說，它有兩個(gè)輸入，分別是一個(gè)有效信號EN,一個(gè)輸入數(shù)據(jù)信號DATA_IN，它有一個(gè)輸出Q，它的功能就是在EN有效的時(shí)候把DATA_IN的值傳給Q，也就是鎖存的過程。時(shí)序波形圖如下所示；第三章：D鎖存器的電路圖3.1基于與非門的D鎖存器在QuartusII里以電路為原理圖進(jìn)行時(shí)序仿真，查看是否滿足鎖存器的功能。原理圖如下：時(shí)序仿真波形圖如下：由上圖可知滿足D鎖存器的功能，原理圖無誤。接下來繪制晶體管級的電路圖。3.1.1與非門電路，原理圖如下所示利用candence軟件繪制，具體繪制步驟由4.2說明。仿真波形圖如下IN1

6、與IN2為輸入，out為輸出，則由波形圖可知實(shí)現(xiàn)了二輸入與非門的功能，因此電路正確。2.創(chuàng)建二輸入與非門的symbol，以便后面調(diào)用畫D鎖存器。3．以上面的symbol為基礎(chǔ)，畫出完整電路它的時(shí)序仿真圖如下所示：“D”為輸入端，“clk”為使能端，“Q”為輸出端，根據(jù)鎖存器的原理可知，在clk為高電平的時(shí)候把D的值傳給Q。因此由波形圖可知電路正確。3.2基于傳輸門和反相器的D鎖存器3.2.1反相器電路反相器的原理:兩個(gè)MOS管的開啟電壓VGS(th)P<0，VGS(th)N>0，通常為了保證正常工作，要求VDD>

7、VGS(th)P

8、+VGS(t

9、h)N。若輸入vI為低電平(如0V)，則負(fù)載管導(dǎo)通，輸入管截止，輸出電壓接近VDD。若輸入vI為高電平(如VDD)，則輸入管導(dǎo)通，負(fù)載管截止，輸出電壓接近0V?！　【C上所述，當(dāng)vI為低電平時(shí)vo為高電平；vI為高電平時(shí)vo為低電平，電路實(shí)現(xiàn)了非邏輯運(yùn)算，是非門——反相器。步驟：（1）打開cadence軟件，進(jìn)入系統(tǒng)，雙擊名為“icfb.sh”的圖標(biāo)；會(huì)出現(xiàn)以下窗口（2）新建：File→New→Library;在彈出的窗口中輸人名字“dff”然后進(jìn)行選擇Library的類型為“NCSU_TechLib_tsmc02”（3）繼續(xù)新建：File→Ne

10、w→Cellview→在Cellname中輸人“fxq”彈出Virtuoso@SchematicEditing:dfffxqschematic的對話框