資源描述：
《數(shù)字邏輯電路實驗報告》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、數(shù)字邏輯電路實驗報告指導(dǎo)老師:班級:學號:姓名：時間：第一次試驗一、實驗名稱：組合邏輯電路設(shè)計12一、試驗?zāi)康模?、掌握組合邏輯電路的功能測試。2、驗證半加器和全加器的邏輯功能。3、、學會二進制數(shù)的運算規(guī)律。二、試驗所用的器件和組件：二輸入四“與非”門組件3片，型號74LS00四輸入二“與非”門組件1片，型號74LS20二輸入四“異或”門組件1片，型號74LS86三、實驗設(shè)計方案及邏輯圖：1、設(shè)計一位全加/全減法器，如圖所示：電路做加法還是做減法是由M決定的，當M=0時做加法運算，當M=1時做減法運算。當作為全加法器時輸入信號A、B和Cin分別為加數(shù)、被加數(shù)和低位來的進位，S為和
2、數(shù)，Co為向上的進位；當作為全減法時輸入信號A、B和Cin分別為被減數(shù)，減數(shù)和低位來的借位，S為差，Co為向上位的借位。（1）輸入/輸出觀察表如下：輸入輸出ABCin加法（M=0）減法（M=1）SCoSCo00000000011011010101101101011001010101010011001001111111（2）求邏輯函數(shù)的最簡表達式函數(shù)S的卡諾圖如下：函數(shù)Co的卡諾如下：化簡后函數(shù)S的最簡表達式為：Co的最簡表達式為：12（3）邏輯電路圖如下所示：2、舍入與檢測電路的設(shè)計：用所給定的集成電路組件設(shè)計一個多輸出邏輯電路，該電路的輸入為8421碼，F(xiàn)1為“四舍五入”輸出信
3、號，F(xiàn)2為奇偶檢測輸出信號。當電路檢測到輸入的代碼大于或等于5是，電路的輸出F1=1;其他情況F1=0。當輸入代碼中含1的個數(shù)為奇數(shù)時，電路的輸出F2=1，其他情況F2=0。該電路的框圖如圖所示：（1）輸入/輸出觀察表如下：B8B4B2B1F2F100000000011000101000110001001001010101100101111110001110010110100110111111000111011112111011111101（1）求邏輯函數(shù)的最簡表達式函數(shù)F2的卡諾圖如下：函數(shù)F1的卡諾如下：化簡后函數(shù)F2的最簡表達式為：F1的最簡表達式為：（3）邏輯電路圖如下所
4、示；一、課后思考題1、化簡包含無關(guān)條件的邏輯函數(shù)時應(yīng)注意什么？答：當采用最小項之和表達式描述一個包含無關(guān)條件的邏輯問題時，函數(shù)表達式中的無關(guān)項是令其值為1還是為0，并不影響函數(shù)的實際邏輯功能。因此，在化簡這類邏輯函數(shù)時，利用這種隨意性往往可以使邏輯函數(shù)得到更好的化簡，從而使設(shè)計的電路達到更簡。2、多輸出邏輯函數(shù)化簡時應(yīng)注意什么？答：設(shè)計多輸出函數(shù)的組合邏輯電路時，如果只是孤立地求出各輸出函數(shù)的最簡表達式，然后畫出相應(yīng)邏輯電路圖并將其拼在一起，通常不能保證邏輯電路整體最簡。因為各輸出函數(shù)之間往往存在相互聯(lián)系，具體某些共同的部分，因此，應(yīng)該將它們當作一個整體考慮，而不應(yīng)該將其截然分開
5、。使這類電路達到最簡的關(guān)鍵在于函數(shù)化簡時找出各輸出函數(shù)的公用項，以便在邏輯電路中實現(xiàn)對邏輯門的共享，從而使電路整體結(jié)構(gòu)最簡。二、實驗感想第二次實驗一、實驗名稱：同步時序邏輯電路設(shè)計二、實驗?zāi)康模?2掌握同步時序邏輯電路實驗的設(shè)計方法，驗證所設(shè)計的同步時序邏輯電路，加深對“同步”和“時序”這兩個名詞的理解。一、實驗所用儀器和組件：雙D觸發(fā)器組件2片，型號為74LS74負沿雙JK觸發(fā)器組件2片，型號為74LS73二輸入四與非門組件2片，型號為74LS00二輸入四或非門組件1片，型號為74LS02三輸入三與非門組件1片，型號為74LS10二輸入四異或門組件1片，型號為74LS86六門反
6、向器組件2片，型號為74LS04二、實驗設(shè)計方案及邏輯圖：1、同步模4可逆計數(shù)器設(shè)計利用所給組件，設(shè)計一個同步模4可逆計數(shù)器，其框圖如圖所示：圖中，X為控制變量，當X=0時進行加1計數(shù)，X=1時進行減1計數(shù)；y2、y1為計數(shù)狀態(tài)；Z為進位或借位輸出信號。（1）激勵函數(shù)和輸出函數(shù)真值表如下：輸入和現(xiàn)態(tài)激勵函數(shù)輸出函數(shù)xy2y1D2D1Z000010001100010110011001100111101000110010111100（2）求邏輯函數(shù)的最簡表達式函數(shù)D2的卡諾圖如下：函數(shù)D1的卡諾如下：化簡后函數(shù)D2的最簡表達式為：D1的最簡表達式為：（3）邏輯電路圖如下所示；121、
7、設(shè)計一個“1001”序列檢測器利用所給組件按Mealy型同步時序邏輯電路的設(shè)計方法設(shè)計一個“1001”序列檢測器，其框圖如圖所示：（1）原始狀態(tài)圖和狀態(tài)表：設(shè)初始狀態(tài)為A，狀態(tài)B表示接受信號‘1’，狀態(tài)C表示接受信號‘10’，狀態(tài)D表示接收信號‘100’，則狀態(tài)圖和狀態(tài)表如下圖所示：（2）狀態(tài)編碼及相應(yīng)的二進制狀態(tài)表：狀態(tài)編碼方案如下：二進制狀態(tài)表如下：現(xiàn)態(tài)次態(tài)輸出y2y1X=0X=1Z00011011（3）確定激勵函數(shù)和輸出函數(shù)真值表輸入現(xiàn)態(tài)次態(tài)激勵函數(shù)輸出12Xy2y1Z函數(shù)
