數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告

《數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇11數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告——計(jì)數(shù)器設(shè)計(jì)與應(yīng)用學(xué)院：電信學(xué)院班級(jí)：電子72班姓名：馮天宇學(xué)號(hào)：07051042日期：2009年12月31日數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇11一、實(shí)驗(yàn)?zāi)康模?.全面、系統(tǒng)的認(rèn)識(shí)與提高《數(shù)字邏輯》課程的學(xué)習(xí)。2.熟悉和掌握EDA軟件（QuartusII6.0）設(shè)計(jì)調(diào)試電路的方法。3.通過(guò)實(shí)驗(yàn)，提高運(yùn)用數(shù)字邏輯電路解決實(shí)際問(wèn)題的能力，并使學(xué)生更深入的理解所學(xué)知識(shí)。4.用D觸發(fā)器設(shè)計(jì)同步十六進(jìn)制加法計(jì)數(shù)器。5.用74LS163（同步清零）設(shè)計(jì)一個(gè)六十進(jìn)制計(jì)數(shù)器。6

2、．用74LS163或74LS190設(shè)計(jì)24小時(shí)制計(jì)時(shí)器。二、設(shè)計(jì)電路及說(shuō)明：1.用D觸發(fā)器設(shè)計(jì)同步十六進(jìn)制加法計(jì)數(shù)器。電路如下：所用器件：2個(gè)或門(mén)，3個(gè)異或門(mén)，1個(gè)非門(mén)，4個(gè)D觸發(fā)器。同步計(jì)數(shù)器中，所有觸發(fā)器的時(shí)鐘輸入端均接受統(tǒng)一計(jì)數(shù)脈沖并同時(shí)產(chǎn)生進(jìn)位信號(hào)，進(jìn)位信號(hào)需要用控制門(mén)加以控制。圖中：D1=/Q1D2=Q1Q2D3=(Q2·Q1)Q3D4=(Q3·Q2·Q1)數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇11Q4從上述D的表達(dá)式可以看出，當(dāng)Qi-1，Qi-2，……，Q1均為1時(shí)，再來(lái)一個(gè)計(jì)數(shù)脈沖，則產(chǎn)生至第i位觸發(fā)器的進(jìn)位信號(hào)，Qi將變反；否則

3、Qi保持不變。仿真結(jié)果如下：2.用74LS163（同步清零）設(shè)計(jì)一個(gè)六十進(jìn)制計(jì)數(shù)器:電路如下：數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇11所用器件：2個(gè)與非門(mén)，2個(gè)74LS163同步計(jì)數(shù)器。說(shuō)明：74LS163是四位同步二進(jìn)制加法計(jì)數(shù)器，同步加載和清零，ENP和ENT為計(jì)數(shù)使能端。當(dāng)給CLK一個(gè)脈沖時(shí)，左側(cè)的74LS163計(jì)數(shù)器加1。當(dāng)它的QD和QA同時(shí)為1時(shí)，左側(cè)的與非門(mén)輸出低電壓，這正好使低有效的CLRN有效，于是左側(cè)的74LS163清零完成跳躍。每跳躍一次從0-9計(jì)數(shù)，容易知道左側(cè)的74LS163是十進(jìn)制計(jì)數(shù)器。同理，當(dāng)左側(cè)的74LS163

4、每完成一次跳躍，右側(cè)的74LS163加1。當(dāng)它的QC和QA同時(shí)為1時(shí)，右側(cè)的與非門(mén)輸出低電壓，這正好使低有效的CLRN有效，于是右側(cè)的74LS163清零完成跳躍。每跳躍一次從0-5計(jì)數(shù)，容易知道右側(cè)的74LS163是六十進(jìn)制計(jì)數(shù)器。仿真結(jié)果如下：數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇113.用74LS163或74LS190設(shè)計(jì)24小時(shí)制計(jì)時(shí)器：設(shè)計(jì)要求：實(shí)現(xiàn)24小時(shí)計(jì)時(shí)。能夠進(jìn)行校時(shí)操作。分析：24小時(shí)計(jì)時(shí)器需用3個(gè)計(jì)時(shí)電路，分別為時(shí)計(jì)時(shí)電路、分計(jì)時(shí)電路和秒計(jì)時(shí)電路。根據(jù)計(jì)時(shí)要求，時(shí)計(jì)時(shí)電路應(yīng)為24進(jìn)制計(jì)數(shù)器，分計(jì)時(shí)電路和秒計(jì)時(shí)電路應(yīng)為60進(jìn)制

5、計(jì)數(shù)器。結(jié)構(gòu)框圖如下：數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇11電路如下：數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇11所用器件：3個(gè)或門(mén)，5個(gè)與非門(mén)，4個(gè)74LS163同步計(jì)數(shù)器，2個(gè)74LS190同步計(jì)數(shù)器。說(shuō)明：數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇1174LS163是四位同步二進(jìn)制加法計(jì)數(shù)器，同步加載和清零，ENP和ENT為計(jì)數(shù)使能端。74LS190是BCD十進(jìn)制同步加/減計(jì)數(shù)器，異步加載，Down/Up是加減控制端，GN是計(jì)數(shù)使能端。74LS163計(jì)數(shù)從0到15，74LS190計(jì)數(shù)從0到9。電路圖中由上到下分為

6、三部分：第一部分是最上面的兩個(gè)74LS163，它們組成一個(gè)六十進(jìn)制加法計(jì)數(shù)器，用來(lái)計(jì)數(shù)秒；第二部分是中間的兩個(gè)74LS163，它們也組成一個(gè)六十進(jìn)制加法計(jì)數(shù)器，用來(lái)計(jì)數(shù)分鐘；第三部分是下面的兩個(gè)74LS190，它們組成一個(gè)二十四進(jìn)制加法計(jì)數(shù)器，用來(lái)計(jì)數(shù)小時(shí)。當(dāng)給CLK輸入1Hz的方波信號(hào)時(shí)，計(jì)數(shù)器由秒到分鐘再到小時(shí)逐位進(jìn)位，從而完成計(jì)時(shí)的功能。時(shí)鐘設(shè)置：電路圖的左邊有三個(gè)或門(mén)，每一個(gè)或門(mén)的輸入分別為前一個(gè)低位的進(jìn)位和一個(gè)用來(lái)設(shè)置時(shí)鐘的信號(hào)輸入端。要設(shè)置時(shí)鐘時(shí)，停止對(duì)CLK輸入信號(hào)，將這三個(gè)或門(mén)上的設(shè)置時(shí)鐘信號(hào)輸入端分別接到三個(gè)按鍵上。這樣，每按鍵一次，相應(yīng)的

7、秒、分、時(shí)位上就加一，從而可以達(dá)到設(shè)置時(shí)鐘的目的。仿真結(jié)果如下：數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72班07051042馮天宇11三、思考題：1、比較同步與異步計(jì)時(shí)的區(qū)別:同步計(jì)時(shí):各觸發(fā)器狀態(tài)的改變受同一個(gè)時(shí)鐘脈沖控制，與時(shí)鐘脈沖同步，即電路在同一時(shí)鐘控制下，同步改變狀態(tài)。在兩個(gè)時(shí)鐘脈沖之間，即使輸入信號(hào)變化，電路狀態(tài)也不會(huì)改變。異步計(jì)時(shí)：沒(méi)有統(tǒng)一的時(shí)鐘脈沖使整個(gè)系統(tǒng)同步工作，輸入直接引起狀態(tài)改變。在本實(shí)驗(yàn)中，用D觸發(fā)器實(shí)現(xiàn)的是同步計(jì)數(shù)器，四個(gè)D觸發(fā)器由同一個(gè)CLK控制；用JK觸發(fā)器實(shí)現(xiàn)的是異步計(jì)數(shù)器，CLK僅加在低位觸發(fā)器，高位時(shí)鐘端由低位輸出狀態(tài)控制。2、比較同

8、步與異步加載、清零的區(qū)別數(shù)字邏輯電路實(shí)驗(yàn)報(bào)告電子72