p阱cmos芯片制作工藝設(shè)計

《p阱cmos芯片制作工藝設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、22《微電子技術(shù)綜合實踐》設(shè)計報告題目：P阱CMOS芯片制作工藝設(shè)計院系：自動化學(xué)院專業(yè)班級：微電101學(xué)生學(xué)號：3100431112學(xué)生姓名：指導(dǎo)教師姓名：職稱：起止時間：2013年6月27日—7月8日成績：2222目錄一、設(shè)計要求31、設(shè)計任務(wù)32、特性指標(biāo)要求33、結(jié)構(gòu)參數(shù)參考值34、設(shè)計內(nèi)容3二、MOS管的器件特性設(shè)計31、NMOS管參數(shù)設(shè)計與計算32、PMOS管參數(shù)設(shè)計與計算4三、工藝流程設(shè)計51、襯底制備52、初始氧化63、阱區(qū)光刻64、P阱注入65、剝離阱區(qū)的氧化層66、熱生長二氧化硅緩沖層67、LPCVD制備Si3N4介

2、質(zhì)68、有源區(qū)光刻：即第二次光刻79、N溝MOS管場區(qū)光刻710、N溝MOS管場區(qū)P+注入711、局部氧化812、剝離Si3N4層及SiO2緩沖層813、熱氧化生長柵氧化層814、P溝MOS管溝道區(qū)光刻815、P溝MOS管溝道區(qū)注入816、生長多晶硅817、刻蝕多晶硅柵818、涂覆光刻膠919、刻蝕P溝MOS管區(qū)域的膠膜9222220、注入?yún)㈦sP溝MOS管區(qū)域921、涂覆光刻膠922、刻蝕N溝MOS管區(qū)域的膠膜923、注入?yún)㈦sN溝MOS管區(qū)域924、生長PSG925、引線孔光刻1026、真空蒸鋁1027、鋁電極反刻10四、P阱光刻版11

3、1.氧化生長112.曝光123.氧化層刻蝕124.P阱注入135.形成P阱136.氮化硅的刻蝕147.場氧的生長148.去除氮化硅159.柵氧的生長1610.生長多晶硅1611.刻蝕多晶硅1712.N＋離子注入1713.P+離子注入1714.生長磷化硅玻璃PSG1815.光刻接觸孔1816.刻鋁1917.鈍化保護(hù)層淀積20五、工藝實施方案20六、心得體會22七、參考資料232222一．設(shè)計要求：1、設(shè)計任務(wù)：N阱CMOS芯片制作工藝設(shè)計2、特性指標(biāo)要求n溝多晶硅柵MOSFET：閾值電壓VTn=0.5V,漏極飽和電流IDsat≥1mA,漏

4、源飽和電壓VDsat≤3V，漏源擊穿電壓BVDS=35V,柵源擊穿電壓BVGS≥25V,跨導(dǎo)gm≥2mS,截止頻率fmax≥3GHz（遷移率μn=600cm2/V·s）p溝多晶硅柵MOSFET：閾值電壓VTp=-1V,漏極飽和電流IDsat≥1mA,漏源飽和電壓VDsat≤3V，漏源擊穿電壓BVDS=35V,柵源擊穿電壓BVGS≥25V,跨導(dǎo)gm≥0.5mS,截止頻率fmax≥1GHz（遷移率μp=220cm2/V·s）3、結(jié)構(gòu)參數(shù)參考值：N型硅襯底的電阻率為20；墊氧化層厚度約為600?；氮化硅膜厚約為1000?；P阱摻雜后的方塊電阻

5、為3300W/e，結(jié)深為5~6；NMOS管的源、漏區(qū)磷摻雜后的方塊電阻為25W/e，結(jié)深為1.0~1.2；PMOS管的源、漏區(qū)硼摻雜后的方塊電阻為25W/e，結(jié)深為1.0~1.2；場氧化層厚度為1；柵氧化層厚度為500?；多晶硅柵厚度為4000~5000?。4、設(shè)計內(nèi)容1、MOS管的器件特性參數(shù)設(shè)計計算；2、確定p阱CMOS芯片的工藝流程，畫出每步對應(yīng)的剖面圖；3、分析光刻工藝，畫出整套光刻版示意圖；4、給出n阱CMOS芯片制作的工藝實施方案（包括工藝流程、方法、條件、結(jié)果）二．MOS管的器件特性設(shè)計1、NMOS管參數(shù)設(shè)計與計算：由得?

6、,則得再由，式中（VGS-VT）≥VDS(sat)，得2222閾值電壓取發(fā)現(xiàn)當(dāng)時符合要求,又得2、PMOS管參數(shù)設(shè)計與計算：因為,其中，6×，所以?飽和電流：，式中（VGS-VT）≥VDS(sat)，IDsat≥1mA故可得寬長比：由可得寬長比：取nmos襯底濃度為查出功函數(shù)差與摻雜濃度的關(guān)系可知：2222符合要求又可知故取三.工藝流程分析1、襯底制備。由于NMOS管是直接在襯底上形成，所以為防止表面反型，摻雜濃度一般高于閾值電壓所要求的濃度值，其后還要通過硼離子注入來調(diào)節(jié)。CMOS器件對界面電荷特別敏感，襯底與二氧化硅的界面態(tài)應(yīng)盡可能

7、低，因此選擇晶向為<100>的P型硅做襯底，電阻率約為20Ω?CM。2、初始氧化。SiO2電路的制造工藝流程序列的第一次氧化。←襯底N-Si←22223、阱區(qū)光刻。是該款P阱硅柵CMOS集成電路制造工藝流程序列的第一次光刻。若采用典型的常規(guī)濕法光刻工藝，應(yīng)該包括：涂膠，前烘，壓板，曝光，顯影，定影，堅膜，腐蝕。去膠等諸工序。SiO2N-Si4、P阱注入。是該P阱硅柵COMS集成電路制造工藝流程序列中的第一次注入?yún)㈦s。P阱注入工藝環(huán)節(jié)的工藝要求是形成P阱區(qū)。N-subP-well5、剝離阱區(qū)氧化層。6、熱生長二氧化硅緩沖層：消除Si-Si

8、3N4界面間的應(yīng)力，第二次氧化。7、LPCVD制備Si3N4介質(zhì)。綜合5.6.7三個步驟如下圖N-subP-wellSi3N4薄氧8、有源區(qū)光刻：即第二次光刻2222N-SiP-wellSi3N49、N溝M