資源描述：
《n阱硅柵結(jié)構(gòu)的cmos集成電工藝設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、N阱硅柵結(jié)構(gòu)的CMOS集成電工藝設(shè)計(jì)一．基本要求設(shè)計(jì)如下電路的工藝流程(1)設(shè)計(jì)上圖所示電路的生產(chǎn)工藝流程:(2)每一具體步驟需要畫出剖面圖;(3)每一個(gè)步驟都要求說明,例如進(jìn)行摻雜時(shí),是采用擴(kuò)散還是離子注入,需要解釋原因,又如刻蝕,采用的是干法刻蝕,還是濕法刻蝕,這類問題都須詳細(xì)說明.(4)在設(shè)計(jì)時(shí),要考慮隔離,襯底選擇等問題.(5)要求不少于5頁,字跡工整,畫圖清楚.二、設(shè)計(jì)的具體實(shí)現(xiàn)2.1工藝概述n阱工藝為了實(shí)現(xiàn)與LSI的主流工藝增強(qiáng)型/耗層型(E/D)的完全兼容，n阱CMOS工藝得到了重視和發(fā)展。它采用E/DNMOS的相同的p型襯底材料制備NMOS器件，采
2、用離子注入形成的n阱制備PMOS器件，采用溝道離子注入調(diào)整兩種溝遭器件的閾值電壓。n阱CMOS工藝與p阱CMOS工藝相比有許多明顯的優(yōu)點(diǎn)。首先是與E/DNMOS工藝完全兼容，因此，可以直接利用已經(jīng)高度發(fā)展的NMOS工藝技術(shù)；其次是制備在輕摻雜襯底上的NMOS的性能得到了最佳化--保持了高的電子遷移率，低的體效應(yīng)系數(shù)，低的n+結(jié)的寄生電容，降低了漏結(jié)勢(shì)壘區(qū)的電場(chǎng)強(qiáng)度，從而降低了電子碰撞電離所產(chǎn)生的電流等。這個(gè)優(yōu)點(diǎn)對(duì)動(dòng)態(tài)CMOS電路，如時(shí)鐘CMOS電路，多米諾電路等的性能改進(jìn)尤其明顯。這是因?yàn)樵谶@些動(dòng)態(tài)電路中僅采用很少數(shù)目的PMOS器件，大多數(shù)器件是NMOS型。另外由
3、于電子遷移率較高，因而n阱的寄生電阻較低；碰撞電離的主要來源—電子碰撞電離所產(chǎn)生的襯底電流，在n阱CMOS中通過較低寄生電阻的襯底流走。而在p阱CMOS中通過p阱較高的橫向電阻泄放，故產(chǎn)生的寄生襯底電壓在n阱CMOS中比p阱要小。在n阱CMOS中寄生的縱向雙極型晶體管是PNP型，其發(fā)射極電流增益較低，n阱CMOS結(jié)構(gòu)中產(chǎn)生可控硅鎖定效應(yīng)的幾率較p阱為低。由于n阱CMOS的結(jié)構(gòu)的工藝步驟較p阱CMOS簡(jiǎn)化，也有利于提高集成密度．例如由于磷在場(chǎng)氧化時(shí)，在n阱表面的分凝效應(yīng)，就可以取消對(duì)PMOS的場(chǎng)注入和隔離環(huán)。雜質(zhì)分凝的概念：雜質(zhì)在固體-液體界面上的分凝作用~再結(jié)晶層
4、中雜質(zhì)的含量決定于固溶度→制造合金結(jié)（突變結(jié)）；雜質(zhì)在固體-固體界面上也存在分凝作用~例如，對(duì)Si/SiO2界面：硼的分凝系數(shù)約為3/10，磷的分凝系數(shù)約為10/1；這就是說，摻硼的Si經(jīng)過熱氧化以后，Si表面的硼濃度將減小，而摻磷的Si經(jīng)過熱氧化以后，Si表面的磷濃度將增高）。n阱CMOS基本結(jié)構(gòu)中含有許多性能良好的功能器件，對(duì)于實(shí)現(xiàn)系統(tǒng)集成及接口電路也非常有利。圖A(a)和(b)是p阱和n阱CMOS結(jié)構(gòu)的示意圖。N阱硅柵CMOSIC的剖面圖N離子注入2.2現(xiàn)在COMS工藝多采用的雙阱工藝制作步驟主要表現(xiàn)為以下幾個(gè)步驟：■ N阱的形成外延生長(zhǎng)，外延層已經(jīng)進(jìn)行了輕
5、的P型摻雜原氧化生長(zhǎng)這一氧化層主要是a)保護(hù)表面的外延層免受污染，b)阻止了在注入過程中對(duì)硅片過度損傷，c)作為氧化物層屏蔽層，有助于控制流放過程中雜質(zhì)的注入深度第一層掩膜，n阱注入n阱注放（高能）退火退火后的四個(gè)結(jié)果：a)裸露的硅片表面生長(zhǎng)了一層新的陰擋氧化層，b)高溫使得雜質(zhì)向硅中擴(kuò)散c)注入引入的損傷得到修復(fù)，d)雜質(zhì)原子與硅原子間的共價(jià)鍵被激活，使得雜質(zhì)原子成為晶格結(jié)構(gòu)中的一部分。2.3工藝流程1.初始氧化2.光刻1.（1）刻N(yùn)阱（2）形成N阱（3）沉積光刻2（1）刻有源區(qū)，場(chǎng)區(qū)硼離子注入（2）氧場(chǎng)光刻3.（1）場(chǎng)氧（2）柵氧化，開啟電壓調(diào)整（3）多晶硅淀
6、積光刻4.（1）刻N(yùn)MOS管硅柵，磷離子注入形成NMOS管光刻5.（1）刻PMOS管硅柵，硼離子注入及推進(jìn)，形成PMOS管（2）磷硅玻璃淀積光刻6.（1）刻孔、磷硅玻璃淀積回流（2）蒸鋁光刻7（1）刻鋁光刻8（1）刻鈍化孔N阱硅柵CMOS工藝流程三、注意事項(xiàng)1.有源區(qū)和場(chǎng)區(qū)是互補(bǔ)的，晶體管做在有源區(qū)處，金屬和多晶連線多做在場(chǎng)區(qū)上。2.有源區(qū)和P+,N+注入?yún)^(qū)的關(guān)系：有源區(qū)即無場(chǎng)氧化層，在這區(qū)域中可做N型和P型各種晶體管，此區(qū)一次形成。3.至于以后何處是NMOS晶體管，何處是PMOS晶體管，要由P+注入?yún)^(qū)和N+注入?yún)^(qū)那次光刻決定。4.有源區(qū)的圖形（與多晶硅交疊處除外
7、）和P+注入?yún)^(qū)交集處即形成P+有源區(qū)，P+注入?yún)^(qū)比所交有源區(qū)要大些。5.有源區(qū)的圖形（與多晶硅交疊處除外）和N+注入?yún)^(qū)交集處即形成N+有源區(qū)，N+注入?yún)^(qū)比所交有源區(qū)要大些。6.兩層半布線金屬，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。三層布線之間，多晶硅和注入有源區(qū)不能相交布線，因?yàn)橄嘟惶幮纬闪司w管，使得注入有源區(qū)連線斷開。7.三層半布線金屬1，金屬2，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。四層線之間，多晶硅和注入有源區(qū)不能相交布線，因?yàn)橄嘟惶幮纬闪司w管，使得注入有源區(qū)連線斷開。四、總結(jié)與展望作為一個(gè)電子專業(yè)
8、的學(xué)生，我
