實(shí)驗(yàn)十 eda開發(fā)軟件的使用

《實(shí)驗(yàn)十 eda開發(fā)軟件的使用》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、實(shí)驗(yàn)十EDA開發(fā)軟件的使用一、實(shí)驗(yàn)?zāi)康?、熟悉GW48系列EDA/ESDA實(shí)驗(yàn)開發(fā)系統(tǒng)；2、學(xué)習(xí)可編程邏輯器件開發(fā)軟件MAX+plusⅡ的使用；二、實(shí)驗(yàn)原理加法器是一種組合邏輯電路，主要功能是實(shí)現(xiàn)二進(jìn)制數(shù)的算術(shù)加法運(yùn)算。半加器完成兩個(gè)一位二進(jìn)制數(shù)相加，而不考慮來自低位的進(jìn)位，半加器的邏輯表達(dá)式為：邏輯符號(hào)如下圖1.1所示，An，Bn為輸入端，S是一位和輸出端，C分別為向高位的進(jìn)位。CSBnAn半加器CnSnBnAnCn-1全加器圖10.1半加器邏輯符號(hào)圖圖10.2全加器邏輯符號(hào)圖全加器是帶有進(jìn)位的二進(jìn)制加法器，全加器的邏輯表達(dá)式是：圖10.3用半加器構(gòu)成一位

2、全加器原理圖全加器邏輯符號(hào)如圖1.2所示，它有3個(gè)輸入端：An，Bn和Cn-1，Cn-1為來自低位的進(jìn)位輸入端，兩個(gè)輸出端Sn和Cn。實(shí)現(xiàn)全加器邏輯功能的方案有多種，下圖1.3是用兩個(gè)半加器和一個(gè)或門構(gòu)成的一位全加器：三、實(shí)驗(yàn)內(nèi)容1、在MAX+plusⅡ環(huán)境下，用圖形輸入法設(shè)計(jì)一位半加器，文件名為“half_adder.gdf”，并對(duì)其進(jìn)行編譯和仿真，生成元件符號(hào)供全加器調(diào)用；2、根據(jù)圖10.3，調(diào)用兩個(gè)半加器和一個(gè)或門構(gòu)成一個(gè)一位全加器，文件名為“full_adder.gdf”，對(duì)其進(jìn)行編譯和仿真，并對(duì)仿真結(jié)果進(jìn)行分析；3、對(duì)一位全加器設(shè)計(jì)文件“full_

3、adder.gdf”完成鎖定引腳、編程下載和硬件驗(yàn)證。選擇實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.6，將輸入信號(hào)An、Bn和Cn-1分別鎖定到PIO13~PIO11(對(duì)應(yīng)目標(biāo)芯片的23、22、21引腳)，由鍵8、鍵7和鍵6控制；將輸出信號(hào)Cn和Sn分別鎖定到PIO22、PIO23(對(duì)應(yīng)目標(biāo)芯片的37、38腳)，結(jié)果顯示在發(fā)光二極管D8、D7上。引腳鎖定完成后，需要對(duì)設(shè)計(jì)文件進(jìn)行重新編譯，然后打開GW48實(shí)驗(yàn)系統(tǒng)的電源，選擇模式“6”，執(zhí)行“MAX+plus”菜單下的“Programmer”命令，將一位全加器的編程文件下載到目標(biāo)芯片EPF10K10LC84-4中。利用實(shí)驗(yàn)開發(fā)系統(tǒng)

4、上的鍵8、鍵7和鍵6產(chǎn)生不同的輸入信號(hào)組合，觀察輸出信號(hào)的發(fā)光二極管D8、D7，驗(yàn)證設(shè)計(jì)的一位全加器的邏輯功能是否正確。四、實(shí)驗(yàn)儀器及設(shè)備PC機(jī)一臺(tái)、GW48-CK實(shí)驗(yàn)系統(tǒng)一套、下載電纜一根、UT51數(shù)字萬用表及DF4320雙蹤示波器各1只五、實(shí)驗(yàn)報(bào)告1、繪出一位半加器和一位全加器的原理圖，繪出各自仿真波形；半加器原理圖半加器仿真波形全加器原理圖全加器仿真波形1、給出一位全加器的引腳鎖定信息；2、總結(jié)實(shí)驗(yàn)步驟和實(shí)驗(yàn)結(jié)果；完成實(shí)驗(yàn)思考題；3、歸納本次實(shí)驗(yàn)心得體會(huì)（從本次實(shí)驗(yàn)中獲得了那些收益、本次實(shí)驗(yàn)中你的成功之處與有待改進(jìn)的地方，下次怎樣改進(jìn)等）。六、實(shí)驗(yàn)思考

5、題減數(shù)Yn低位借位Bn-1差Dn借位輸出Bn被減數(shù)Xn全減器圖10.4一位全減器邏輯符號(hào)圖在MAX+plusⅡ下用圖形輸入設(shè)計(jì)法設(shè)計(jì)一位全減器，如下圖10.4所示；一位全減器的真值表如下表10.1所示：表10.1一位全減器的真值表被減數(shù)Xn減數(shù)Yn低位借位輸入Bn-1差Dn向高位借位輸出Bn0000000111010110110110010101001100011111提示：一位全減器的邏輯表達(dá)式為：全減器原理圖全減器仿真波形