內(nèi)嵌bram設(shè)計lifo堆棧

《內(nèi)嵌bram設(shè)計lifo堆棧》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、深圳大學(xué)實驗報告課程名稱：數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)實驗項目名稱：內(nèi)嵌BRAM設(shè)計LIFO堆棧學(xué)院：信息工程學(xué)院專業(yè)：集成電路設(shè)計與集成系統(tǒng)指導(dǎo)教師：報告人：學(xué)號：班級：71報告人：學(xué)號：班級：實驗時間：實驗報告提交時間：教務(wù)部制一、實驗?zāi)康模夯疽螅涸搶嶒灋閳F隊協(xié)作，2人一個小組。具有先進(jìn)后出的堆棧功能。此LIFO堆棧具有兩個按鍵（write，read），按下write鍵后，開始輸入數(shù)據(jù)data0-data3；按下read鍵后，7段數(shù)碼管開始倒序顯示data3-data0（十進(jìn)制）。高級要求（可選）：按

2、下write鍵，VGA顯示“Write”字樣，并同時顯示輸入數(shù)據(jù)；按下read鍵，VGA顯示“Read”字樣，并同時顯示輸出數(shù)據(jù)。規(guī)格說明：1.通過按下write鍵（異步復(fù)位），輸入第一個數(shù)據(jù)，PCB板上的buttons，再次按下write鍵，第一個數(shù)據(jù)輸入完畢；開始輸入第二個數(shù)據(jù)，再次按下write鍵，開始輸入第三個數(shù)據(jù)，輸入完畢按下write鍵，開始輸入第四個數(shù)據(jù)，再次按下write鍵，LED指示燈亮，表示輸入數(shù)據(jù)完畢；2.等檢測到read鍵按下并松開后，開始顯示第四個數(shù)據(jù)，再次按下read鍵，開始

3、顯示第三數(shù)據(jù)，再次按下read鍵，開始顯示第二個數(shù)據(jù)，再次按下read鍵，開始顯示第一個數(shù)據(jù)。71二、實驗環(huán)境1、windows72、ISE14.43、Nexys2開發(fā)板三、開發(fā)板VGA介紹Nexys2板子使用10個FPGA信號來建立有8位顏色和兩個標(biāo)準(zhǔn)同步信號（HS-行同步，VS-垂直同步）的VGA端口。顏色信號使用電阻分壓電路和75歐姆的端接電阻，來建立8個信號級的紅色、綠色，及4個信號級的藍(lán)色VGA信號（人眼對藍(lán)色級不敏感）。圖1.7給出了VGA接口的電路圖。使用這個電路能顯示256種不同的顏色。

4、必須在FPGA內(nèi)使用正確的時序來驅(qū)動同步和顏色信號。四、VGA簡介VGA彩色顯示器，彩色是由R、G、B（紅、綠、藍(lán)）三基色組成，CRT用逐行掃描方式實現(xiàn)圖像顯示，由VGA控制模塊產(chǎn)生的水平同步信號(HS)和垂直同步信號(VS)控制陰極射線槍產(chǎn)生的電子束，打在涂有熒光粉的熒光屏上，產(chǎn)生R、G、B三基色，合成一個彩色像素。掃描從屏幕的左上方開始，由左至右，由上到下，逐行進(jìn)行掃描，每掃完一行，電子束回到屏幕下一行的起始位置，在回掃期間，CRT對電子束進(jìn)行消隱，每行結(jié)束是用行同步信號HS進(jìn)行行同步；掃描完所有行

5、，再由場同步信號VS進(jìn)行場同步，并使掃描回到屏幕的左上方，同時進(jìn)行場消隱，預(yù)備下一場的掃描。顯示需要R，G，B，Hsync(行同步)，Vsync(幀同步)五個信號輸出到顯示器，本設(shè)計按照VGA工業(yè)標(biāo)準(zhǔn)輸出640*480@60Hz.對應(yīng)的時序如下：71圖1VGA接口信號基本時序圖圖2FPGA板上的VGA接口71圖3VGA(640*480@60Hz)時序圖VGA顯示的設(shè)計模塊為：說明：設(shè)計中FPGA板的VGA接口將R，G，B分別設(shè)為定義為2位，3位，3位，例如顯示紅色RGB可以輸出為11000000,綠色輸

6、出為00111000，藍(lán)色輸出為00000111.表125MHz640*480@60Hz模式下VGA的時序71三、ASM圖lifo的控制狀態(tài)圖為：圖5.1lifo控制狀態(tài)圖圖中的cnt為寫進(jìn)BRAM中的個數(shù)，所以減去1就是BRAM中的地址，write和read的信號是按鍵的經(jīng)處理后的脈沖。71三、代碼頂層模塊包括10個模塊，分別為分頻div_clk、倍頻模塊clkf、按鍵采樣或消抖sf、電平轉(zhuǎn)脈沖模塊psp、脈沖時間拉長模塊psp、lifo堆棧模塊lifo、數(shù)碼管顯示模塊seg7display、時序產(chǎn)生

7、模塊video_signal_gen、算法顯示模塊disp_alg、算法顯示模塊2disp_alg2，其中分頻模塊有3個，分別輸出25MHz、2Hz、1kHz的時鐘，25MHz是給video_signal_gen模塊產(chǎn)生行時序和場時序的，2Hz是控制Write和Read字縮小動的時間，1kHz是按鍵掃描、數(shù)碼管顯示，倍頻模塊產(chǎn)生的時鐘clkfx是給psp模塊和lifo模塊的，div_clk模塊和seg7display是用實驗一的模塊，所以就不寫測試代碼測試了。1、頂層modulelifo_top(clk

8、_50m,rst_p,key,data,sw,led,hsync,vsync,vga_r,vga_g,71vga_b,an,seg7);inputclk_50m;inputrst_p;input[1:0]key;input[3:0]data;input[3:0]sw;outputreg[7:0]led=8'h00;outputhsync;outputvsync;output[2:0]vga_r;output[2:0]vga_g;output