基于fpga的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)

基于fpga的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)

ID:15148403

大?。?1.41 MB

頁(yè)數(shù):94頁(yè)

時(shí)間:2018-08-01

基于fpga的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)_第1頁(yè)
基于fpga的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)_第2頁(yè)
基于fpga的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)_第3頁(yè)
基于fpga的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)_第4頁(yè)
基于fpga的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)_第5頁(yè)
資源描述:

《基于fpga的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、摘要近年來(lái),以FPGA為代表的可編程邏輯器件取得了快速的發(fā)展,F(xiàn)PGA不僅解決了雷達(dá)信號(hào)處理機(jī)小型化、低功耗、高可靠性等問(wèn)題,而且基于FPGA為核心的信號(hào)處理模塊以其靈活的設(shè)計(jì)方式使其越來(lái)越多地取代ASIC的市場(chǎng)地位。FPGA是一種半定制的集成電路,設(shè)計(jì)者可以完全控制設(shè)計(jì)的實(shí)現(xiàn)過(guò)程,不需要任何實(shí)際的集成電路制造設(shè)備。盡管以DSP作為處理核心的雷達(dá)信號(hào)處理機(jī)已經(jīng)得到廣泛應(yīng)用,但它的缺點(diǎn)是實(shí)時(shí)性不好,F(xiàn)PGA可以較好地解決這一問(wèn)題。并且現(xiàn)在FPGA發(fā)展迅速,多數(shù)已經(jīng)集成DSP處理模塊。因此,F(xiàn)PGA作為通用信號(hào)處理模塊的核心具有很強(qiáng)的可操作性?;诶走_(dá)信號(hào)處理的要求,作者設(shè)計(jì)和完成了一

2、個(gè)基于FPGA為核心的通用信號(hào)處理模塊。該模塊以一片大容量的FPGA作為信號(hào)處理的核心,使用SDRAM和FLASH進(jìn)行外部數(shù)據(jù)存儲(chǔ),單片機(jī)作為FPGA和計(jì)算機(jī)的中介橋梁,通過(guò)串口在計(jì)算機(jī)上對(duì)模塊進(jìn)行非實(shí)時(shí)調(diào)試和監(jiān)控。為了完成本課題,本文在以下幾個(gè)方面進(jìn)行研究:首先對(duì)雷達(dá)信號(hào)處理的特點(diǎn)進(jìn)行了詳細(xì)的分析,得出脈沖壓縮、MTI/MTD和CFAR的特點(diǎn)、處理方式以及工程實(shí)現(xiàn)方法,同時(shí)對(duì)各種方法的優(yōu)缺點(diǎn)進(jìn)行了比較。其次根據(jù)雷達(dá)信號(hào)處理的特點(diǎn),通過(guò)仿真進(jìn)行FPGA和其它的芯片選型,在AltiumDesigner6.9軟件下完成原理圖和PCB的制作,并在QuartusII9.0下完成FLASH和

3、SDRAM的軟件接口設(shè)計(jì)。最后介紹了分布式算法,并以分布式算法為基礎(chǔ),詳細(xì)闡述了脈沖壓縮的編程以及在通用信號(hào)處理模塊上實(shí)現(xiàn)的過(guò)程。關(guān)鍵詞通用信號(hào)處理模塊;雷達(dá)信號(hào)處理;FPGA;脈沖壓縮IIIAbstractIIIAbstractIIIAbstractIIIAbstractAbstractInrecentyears,theProgrammableLogicDevicedevelopedrapidly,especiallytheFPGA,whichnotonlyrealizedminiaturization,lowpowerconsumptionandhighreliabilityo

4、fthesignalprocessingmachine,alsoasuniversalsignalprocessingmodule’flexibledesign,whichbasedonFPGA,itisreplacingASIConthemarket.FPGAisakindofsemi-customintegratedcircuit,designerscancompletelycontrolthedesignprocess,withoutanyactualintegratedcircuitmanufacturingequipment.Eventhoughtheradarsigna

5、lprocessorwithDSPprocessingcorehasbeenwidelyused,butitsdrawbackisthatreal-timeisnotgood,FPGAcansolvethisproblem.NowFPGAdeveloprapidly,mostexistingFPGAintegratedDSPmodule.TheoperabilityofFPGAasprocessingcoreusedinuniversalsignalprocessingmoduleisstrong.Basedonradarsignalprocessingdemand,auniver

6、salsignalprocessingmodulewasdesignedandcompletedbyauthor.Themoduleusesahigh-capacityFPGAasthecoreofsignalprocessing,usesFLASHandSDRAMasexternalstorage,usesSCMasbridgebetweenFPGAandComputer.Throughserialport,thedesignercanreal-timedebugandmonitor.Inordertocompletethistopic,thefollowingaspectswe

7、restudiedinthedissertation.Firstly,analyzethecharacteristicsofRadarsignalprocessingdetailed,wegaincharacteristics,processingmethodandprojectimplementationofPulseCompress,MTI/MTDandCFAR.What’smore,wehaveaviewoftheadvantageanddisadvantage

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫(huà)的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。