一種在電路soc驗證接口設(shè)計方法研究

《 一種在電路soc驗證接口設(shè)計方法研究》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、一種在電路SOC驗證接口設(shè)計方法研究一種在電路SOC驗證接口設(shè)計方法研究一種在電路SOC驗證接口設(shè)計方法研究一種在電路SOC驗證接口設(shè)計方法研究一種在電路SOC驗證接口設(shè)計方法研究一種在電路SOC驗證接口設(shè)計方法研究一種在電路SOC驗證接口設(shè)計方法研究一種在電路SOC驗證接口設(shè)計方法研究一種在電路SOC驗證接口設(shè)計方法研究68微電子學(xué)與計算機2005年第22卷第9期一種在電路SOC驗證接口設(shè)計方法研究王中偉張盛兵沈戈趙勇(西北工業(yè)大學(xué)航空微電子中心,陜西西安710072)摘要:SoC已經(jīng)成為嵌入式系統(tǒng)設(shè)計中的關(guān)鍵器件,驗證又是SoC設(shè)計的關(guān)鍵環(huán)節(jié),占用SoC設(shè)計過程中60%以上的時間專用

2、測試設(shè)備及JTAG接口等主流SoC驗證手段不便于SoC在系統(tǒng)聯(lián)調(diào)時的驗證.本文介紹了一種在電路SoC驗證接口的設(shè)計方法.這種驗證方法彌補了主流SoC驗證方法在系統(tǒng)驗證的不足,提高了SoC驗證的效率.關(guān)鍵詞:在電路.SoC,驗證.在系統(tǒng)中圖法分類號:TP26文獻(xiàn)標(biāo)識碼:A文章編號:1000—7180(2005)09—068—03ResearchofOneInCircuitSOCVerificationInterfaceDesignWANGZhong—wei,ZHANGSheng—bing,SHENGe,ZHA0Yong(AviationMicroelectronicCenter,North

3、westernPolytechnicUniversity,Xi’an710072China)Abstract:SoChasbeenthekeycomponentinembeddedsystemdesign,andthekeystepofSoCdesignisverificationwhichengrossesmorethan60percentstimeduringSoCdesign.UsingdefinitepurposetestequipmentandJTAGinterfaceectwhicharemainSoCverificationmeansweredeficiencywhenSo

4、Cinsystemcoupletverification.WeintroducedoneincircuitSoCverificationinterfacedesignmethod.ThisverificationmethodfetchupthedeficiencyofthemainSoCverificationmethodinSoCverification.andenhancetheefficiencyofSoCverification.Keywords:Incircuit.SoC.Verification.Insysteml引言嵌入式系統(tǒng)的發(fā)展已經(jīng)從單板嵌入式系統(tǒng)發(fā)展為更小的嵌入式系統(tǒng)

5、芯片因此SoC系統(tǒng)芯片就成為嵌入式系統(tǒng)設(shè)計過程中的關(guān)鍵器件.而驗證環(huán)節(jié)占要用SoC設(shè)計過程中60%以上的時間.在單獨的SoC驗證時可以利用專用測試設(shè)備和JTAG接口等手段,但是在與系統(tǒng)聯(lián)調(diào)特別是調(diào)試移動系統(tǒng)時.專用測試設(shè)備和JTAG接口等測試驗證手段就不方便使用.本文將針對這一問題給出一種便于系統(tǒng)在電路SoC驗證接口實現(xiàn)方法2使用邏輯分析儀進行SoC驗證邏輯分析儀是專用的數(shù)字邏輯設(shè)計測試設(shè)備.圖1是邏輯分析儀模塊獲取及存儲數(shù)據(jù)的框圖.需要測試信號由Probe通道引入到比較器compara.Datafrom慝謠’votage…………………Internal(asynchronous)orEx

6、ternaI(synchr0n0us)圖1邏輯分析儀模塊獲取及存貯數(shù)據(jù)的框圖收稿日期:2004—12—31tor.在比較器中與設(shè)定的閾值電壓Thresholdvolt.age進行比較.輸出邏輯電平1或0送人采樣器.采樣器按照輸入的時鐘頻率對輸入信號進行采樣.采樣信號分兩路輸出.一路輸出到存儲模塊memory.另一路輸出到觸發(fā)模塊Trigger.Trigger模塊比較輸入的采樣數(shù)據(jù)與設(shè)置的觸發(fā)條件.在觸發(fā)條件滿足之前.存儲器按照設(shè)定的存儲比例存儲最新采樣到的信號值.觸發(fā)條件滿足后.將采樣到的信號填充到存儲器預(yù)留部分.存儲器填充完成后,停止采樣并輸出采樣信號的波形.圖1虛線框中的部分是用軟件

7、實現(xiàn)的邏輯分析儀模塊獲取及存貯數(shù)據(jù)的框圖.可以看出軟邏輯分析儀和邏輯分析儀獲取及存儲數(shù)據(jù)的原理是相同的.需要注意的是,用軟件實現(xiàn)時采樣時鐘來自SoC的內(nèi)部.且是同步采樣.軟件邏輯分析儀采樣的數(shù)據(jù)存儲在FPGA的RAM塊中.一般要通過JTAG接口將采樣到的數(shù)據(jù)傳送到PC機中.用邏輯分析儀進行SoC調(diào)試的方法測試精度高:觸發(fā)方式靈活.可以支持多通道的邏輯組合觸發(fā)及多級按順序觸發(fā):有靈活直觀的顯示方式.如可以將實時采集的數(shù)據(jù)存人存儲器后讀