基于sopc技術實現(xiàn)數(shù)字鬧鐘

《基于sopc技術實現(xiàn)數(shù)字鬧鐘》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。

1、基于SOPC技術實現(xiàn)數(shù)字鬧鐘【摘要】在現(xiàn)代社會，數(shù)字鬧鐘方便了人們的生活和工作。數(shù)碼管顯示的時間簡單明了而且讀數(shù)快、時間準確顯示到秒。該數(shù)字鬧鐘主要采用sopc技術，設計由系統(tǒng)對外部機械按鍵模塊進行掃描獲取部分指令，對外部時鐘分頻后進行小時24分頻計時模塊、分鐘60分頻計時模塊、秒鐘60分頻計時模塊，并進一步建立年月日計時判斷模塊。采用LED數(shù)碼管顯示時、分、秒，以24小時計時方式，蜂鳴器則作為鬧鐘聲音提示用。該數(shù)字鬧鐘優(yōu)點是小巧，價格低廉，走時精度高，整點報時和定時非常方便。關鍵字：SOPC技術數(shù)碼管顯示整點提示鬧鐘一、課題簡介SOPC技

2、術是美國Altrea公司于2000年最早提出的，并同時推出了相應的開發(fā)軟件QuartusII。SOPC是基于FPGA解決方案的SOC，與ASIC的SOC解決方案相比，SOPC系統(tǒng)及其開發(fā)技術具有更多的特色，構成SOPC的方案有多種途徑，我們主要用到的是：基于FPGA嵌入IP硬核的SOPC系統(tǒng)1．基于FPGA嵌入IP硬核的SOPC系統(tǒng)即在FPGA中預先植入嵌入式系統(tǒng)處理器。目前最為常用的嵌入式系統(tǒng)大多采用了含有ARM的32位知識產(chǎn)權處理器核的器件。盡管由這些器件構成的嵌入式系統(tǒng)有很強的功能，但為了使系統(tǒng)更為靈活完備，功能更為強大，對更多任務的

3、完成具有更好的適應性，通常必須為此處理器配置許多接口器件才能構成一個完整的應用系統(tǒng)。如除配置常規(guī)的SRAM、DRAM、Flash外，還必須配置網(wǎng)絡通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他專用接口等。這樣會增加整個系統(tǒng)的體積、功耗，而降低系統(tǒng)的可靠性。但是如果將ARM或其他知識產(chǎn)權核，以硬核方式植入FPGA中，利用FPGA中的可編程邏輯資源和IP軟核，直接利用FPGA中的邏輯宏單元來構成該嵌入式系統(tǒng)處理器的接口功能模塊，就能很好地解決這些問題。142．基于FPGA嵌入IP軟核的SOPC系統(tǒng)這種SOPC系統(tǒng)是指在FPG

4、A中植入軟核處理器，如：NIOSII核等。用戶可以根據(jù)設計的要求，利用相應的EDA工具，對NIOSII及其外圍設備進行構建，使該嵌入式系統(tǒng)在硬件結構、功能特點、資源占用等方面全面滿足用戶系統(tǒng)設計的要求。二、數(shù)字鬧鐘的工作原理及設計過程1、工作原理數(shù)字鬧鐘組成結構數(shù)字鬧鐘一般由振蕩器、分頻器、計數(shù)器、譯碼器、顯示器及部分擴展電路等組成。1.1振蕩器振蕩器是數(shù)字電子鐘的核心，其作用是產(chǎn)生一個頻率標準，即時間標準信號，然后再由分頻器生成秒脈沖，所以，振蕩器頻率的精度和穩(wěn)定度就基本決定了數(shù)字電子鐘的準確度，為產(chǎn)生穩(wěn)定的時間標準信號，一般采用石英晶體

5、振蕩器。從數(shù)字電子鐘的精度考慮，振蕩頻率越高記數(shù)精度越高。但這回使振蕩器的耗電量增大，分頻器級數(shù)增多。所以在確定頻率時應同時考慮這兩方面的因素再選擇器材。如果精度要求不是很高的話我們可以采用由集成邏輯門與RC組成的時鐘源振蕩器或由集成電路定時器555與RC組成的多諧振蕩器。一般而言，選用石英晶體振蕩器所選用的晶振頻率為32768Hz,再通過15級2分頻集成電路得到1Hz的標準秒脈沖。1.2分頻器14振蕩器產(chǎn)生的時標信號頻率很高，要使它變成用來計時的“秒”信號，需要若干級分頻電路，分頻器的級數(shù)和每級分頻次數(shù)要根據(jù)時標信號的頻率來決定。其功能主

6、要有兩個：一是產(chǎn)生標準秒脈沖信號，二是提供功能擴展電路所需的信號。1.3計數(shù)器有了“秒”信號了就可以根據(jù)60秒為一分，60分為一小時，24小時為一天的進制，分別選定沒“秒”、“分”、“時”的計數(shù)器。從這些計數(shù)器的輸出可得到一分、一小時、一天的時間進位信號。在秒計數(shù)器鐘因為是60進制通常用兩個十進制計數(shù)器的集成片組成，其中秒個位是十進制的、十位是6進制的?？刹捎梅答仛w零法變“秒”十位為6進制，實現(xiàn)秒的60進制，同樣，分計數(shù)器的與秒的一樣，只是時計數(shù)器里需要變成24進制，也用反饋歸零法實現(xiàn)。1.4譯碼器及顯示器因為計數(shù)器全部采用8421BCD碼

7、十進制計數(shù)集成芯片，所以“秒”、“分”、“時”的個位和十位都有四個狀態(tài)輸出端（Qa、Qb、Qc、Qd）。將這些輸出端接至專門設計制造的譯碼電路，就可產(chǎn)生驅動七段數(shù)碼顯示器的信號。1.5校時電路當數(shù)字鐘接通電源或者計時出現(xiàn)誤差時需要校正時間，校時電路的要求是：在小時校正時不影響分和秒的正常計數(shù)；在分校時時不影響時和秒的正常計數(shù)；校時方式有“快校時”和“慢校時”兩種，“快校時“是通過開關控制使計數(shù)器對1Hz的校時脈沖計數(shù)，“慢校時”是通過手動產(chǎn)生單脈沖作校時脈沖，校時的基本原理是將0.5秒的脈沖信號（可由分頻器的第14級分頻輸出端直接獲得），直

8、接引進“時”計數(shù)器，同時將計數(shù)器置“0”，在時的指示調到需要的數(shù)字后，再切斷“0.5”信號讓計數(shù)器正常工作。2、設計過程14SOPC設計首先使用QuartusII建立一個Quar