pcb抗干擾設(shè)計(jì)原則

《pcb抗干擾設(shè)計(jì)原則》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、一電源線布置：IC開發(fā)網(wǎng)k"p(z!xl
x1、根據(jù)電流大小，盡量調(diào)寬導(dǎo)線布線。~H
sq&K,k02、電源線、地線的走向應(yīng)與資料的傳遞方向一致。IC開發(fā)網(wǎng)M^;H'XkF"QT3、在印制板的電源輸入端應(yīng)接上10~100μF的去耦電容。IC開發(fā)網(wǎng)-li6UYO1hv+R二地線布置：IC開發(fā)網(wǎng),B.pB1l7G^1K}1、數(shù)字地與模擬地分開。@]!M4b,si"Mz02、接地線應(yīng)盡量加粗，致少能通過3倍于印制板上的允許電流，一般應(yīng)達(dá)2~3mm。IC開發(fā)網(wǎng)(R,c7Bd

2、i3I3、接地線應(yīng)盡量構(gòu)成死循環(huán)回路，這樣可以減少地線電位差。IC開發(fā)網(wǎng)e
M

3、*m
T~-v?i三去耦電容配置：IC開發(fā)網(wǎng)]r'Rzv]1、印制板電源輸入端跨接10~100μF的電解電容，若能大于100μF則更好。IC開發(fā)網(wǎng)"C%w4ctyRk.g2、每個(gè)集成芯片的Vcc和GND之間跨接一個(gè)0.01~0.1μF的陶瓷電容。如空間不允許，可為每4~10個(gè)芯片配置一個(gè)1~10μF的鉭電容。IC開發(fā)網(wǎng)2~XQ}'B3~:3、對抗噪能力弱，關(guān)斷電流變化大的器件，以及ROM、R

4、AM，應(yīng)在Vcc和GND間接去耦電容。IC開發(fā)網(wǎng)FE!{K3a2n6FO2bvH4、在單片機(jī)復(fù)位端“RESET”上配以0.01μF的去耦電容。'v&Rouj2F/`05、去耦電容的引線不能太長，尤其是高頻旁路電容不能帶引線。Bb$[*t;F9Se3Ii0四器件配置：pm&Rvk9[.o6l1W01、時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端應(yīng)盡量靠近且遠(yuǎn)離其它低頻器件。IC開發(fā)網(wǎng)?]#PX1qvQ2、小電流電路和大電流電路盡量遠(yuǎn)離邏輯電路。IC開發(fā)網(wǎng)2kL*X&

5、c:TlciS3、印制板在機(jī)箱中的位置和方向，應(yīng)保證發(fā)熱量大的器件處在上方。IC開發(fā)網(wǎng)4w8uA?*t3z+kX"K9i7c0~,R五功率線、交流線和信號線分開走線2uE#dC#}8l0功率線、交流線盡量布置在和信號線不同的板上，否則應(yīng)和信號線分開走線。IC開發(fā)網(wǎng)!IV[yu&h9v4yd六其它原則：IC開發(fā)網(wǎng)%ydI
zE%Uk$

6、-vB1、總線加10K左右的上拉電阻，有利于抗干擾。IC開發(fā)網(wǎng)9

7、K9M&i6un1KoR&j2、布線時(shí)各條地址線盡量一樣長短，且盡

8、量短。%wP,qupF.Saa"e03、PCB板兩面的線盡量垂直布置，防相互干擾。IC開發(fā)網(wǎng)#J.e
UrJkJ4、去耦電容的大小一般取C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。IC開發(fā)網(wǎng)$k(se8o*]8O`$YD5、不用的管腳通過上拉電阻（10K左右）接Vcc，或與使用的管腳并接。IC開發(fā)網(wǎng)8nJ@{VKw"`_6、發(fā)熱的元器件（如大功率電阻等）應(yīng)避開易受溫度影響的器件（如電解電容等）。tKAS8qJ}hH8g#F07、采用全譯碼比線譯碼具有較強(qiáng)的抗干擾性。

9、IC開發(fā)網(wǎng)P/

10、x&R&H為扼制大功率器件對微控制器部分?jǐn)?shù)字元元電路的干擾及數(shù)字電路對模擬電路的干擾，數(shù)字地`模擬地在接向公共接地點(diǎn)時(shí)，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個(gè)孔，用較粗的銅線從孔中穿過，繞上一兩圈,這種器件對低頻信號可以看成阻抗為零,對高頻信號干擾可以看成一個(gè)電感..(由于電感的直流電阻較大,不能用電感作為高頻扼流圈).IC開發(fā)網(wǎng)d6yrG7{Q[9Mb*vyb當(dāng)印刷電路板以外的信號線相連時(shí)，通常采用屏蔽電纜。對于高頻信號和數(shù)字信號，屏蔽電纜的

11、兩端都接地，低頻模擬信號用的屏蔽電纜，一端接地為好。IC開發(fā)網(wǎng)R8E,^vUCu對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路，應(yīng)該用金屬罩屏蔽起來。鐵磁屏蔽對500KHz的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時(shí)，要注意不同材料接觸時(shí)引起的電位差造成的腐蝕K8ju6S1Ov!X0七　用好去耦電容vR]v6l7x0集成電路電源和地之間的去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.

12、1μF。這個(gè)電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。IC開發(fā)網(wǎng)*`$SgMLO1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。

13、&ee~c4

14、1dmx0每10片左右集成電路要加一片充放電電容，或1個(gè)蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時(shí)