芯片管腳排列圖整理

芯片管腳排列圖整理

ID:2061964

大小:483.50 KB

頁數(shù):4頁

時間:2017-11-14

芯片管腳排列圖整理_第1頁
芯片管腳排列圖整理_第2頁
芯片管腳排列圖整理_第3頁
芯片管腳排列圖整理_第4頁
資源描述:

《芯片管腳排列圖整理》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫

1、附錄7常用集成電路引腳排列一、集成運算放大器附錄圖7.1LM741附錄圖7.2LM324附錄圖7.3LM358附錄圖7.40P07二、集成比較器三、集成功率放大器附錄圖7.5LM339附錄圖7.6LM311附錄圖7.7LM386附錄圖7.8LM380四、555時基電路附錄圖7.9556雙時基電路附錄圖7.10555時基電路五、74系列TTL集成電路附錄圖7.1374LS04六反相器附錄圖7.1474LS08四2輸入正與門附錄圖7.1174LS00四2輸入附錄圖7.1274LS02四2正與非門輸入正或非門附錄圖1774LS

2、14六反附錄圖1874LS27三輸入相器施密特觸發(fā)器正或非門附錄圖1574LS10三3輸入附錄圖1674LS13雙4輸入正正與非門與非門(有施密特觸發(fā)器)附錄圖1974LS32四2輸入附錄圖2074LS86四異或門正或門附錄圖7.2174LS42、74145附錄圖7.2274LS46、47、48、4線–10線譯碼器247、248249BCD七段譯碼器/驅(qū)動器附錄圖2374LS73雙下降附錄圖2474LS74雙上升沿D沿JK觸發(fā)器觸發(fā)器附錄圖2574H78雙主從JK觸發(fā)器附錄圖2674LS90十進(jìn)制異步計數(shù)器(公共時鐘、公

3、共清除)附錄圖2774LS1383線–8線附錄圖.2874LS139雙2譯碼器線–4線譯碼器附錄圖2974LS160十進(jìn)制附錄圖3074LS190十進(jìn)制同步計數(shù)器同步加/減計數(shù)器附錄圖3174LS192十進(jìn)制同步附錄圖3274LS1944位雙向加/減計數(shù)器(雙時鐘)移位寄存器(并行存?。?4LS1934位二進(jìn)制同步加/減計數(shù)器(雙時鐘)附錄圖7.334001四2輸附錄圖7.344002雙4入正或非門輸入正或非門六、CMOS集成電路附錄圖.374013雙主從附錄圖384017十進(jìn)制計數(shù)/型D觸發(fā)器脈沖分配器附錄圖7.354

4、011四2輸入附錄圖7.364012雙4輸正與非門入正與非門附錄圖7.414071四附錄圖7.424070四異輸入正或門或門附錄圖7.394022八進(jìn)制計附錄圖7.404023三3輸數(shù)/脈沖分配器入正與非門附錄圖7.4540106六施附錄圖7.464082雙4輸入密特觸發(fā)器正與門附錄圖7.434066四雙向附錄圖7.444069六模擬開關(guān)反相器附錄圖7.4940192十進(jìn)制同步加附錄圖7.5040194雙向移位/減計數(shù)器(雙時鐘)寄存器(并行存?。?0193四位二進(jìn)制加/減計數(shù)器(雙時鐘)附錄圖7.4740110計數(shù)/附

5、錄圖7.4840160鎖存/七段譯碼/驅(qū)動器十進(jìn)制同步計數(shù)器附錄圖514511二進(jìn)制七段附錄圖5245128選1數(shù)據(jù)選擇器譯碼器附錄圖534027雙JK觸發(fā)器附錄圖7.544025三3輸入正或非門CD4060引腳排列CD40110引腳排列TMS320F2812PGFS相關(guān)技術(shù)應(yīng)用其它信息:高性能的靜態(tài)CMOS技術(shù);150MHz(6.57ns周期時間);低功耗(1.8V核,135MHz;1.9V核,150MHz;3.3VI/O)設(shè)計;3.3VFlash編程電壓;片上存儲;達(dá)到128K×16閃存(8×4K和6×16K扇區(qū));

6、2K×16OTPROM;L0和L1:2個4K×16單存取RAM塊;H0:1個8K×16單存取RAM塊;M0和M1:2個1K×16單存取RAM塊;引導(dǎo)ROM(4K×16),軟件引導(dǎo)模塊;標(biāo)準(zhǔn)匹配圖標(biāo);時鐘和系統(tǒng)控制;提供動態(tài)PLL系數(shù)改變;片上振蕩器;看門狗計時器模塊;3個外部中斷;提供45個外圍設(shè)各中斷;128位安全性開關(guān)/上鎖;保護(hù)Flash/OTP和L0/L1單存取RAM;主要控制外圍設(shè)各;2個事件管理器(EVA,EVB);與240×A驅(qū)動器兼容;3個32位CPU計時器;外圍設(shè)各串行端口;串行外圍設(shè)備中斷;2個串行通

7、信中斷,標(biāo)準(zhǔn)UART;加強控制器區(qū)域網(wǎng)絡(luò);具有SPI模式的多通道緩沖串口(McBSP);12位模數(shù)轉(zhuǎn)換器,16通道;2×8通道輸入多工器;2個采樣保持;單個轉(zhuǎn)換時間:200ns;管道轉(zhuǎn)換時間:60ns;多達(dá)56個單獨可編程,多路通用輸入/輸出(GPIO)引腳;先進(jìn)的仿真功能;分析與斷點功能;開發(fā)工具包括:ANSIC/C++編譯器/匯編器/連接器;DSP/BIOSTM;JTAG掃描控制器;評估模塊;支持廣泛的第三方合作數(shù)字電機(jī)控制;低功率模式,并節(jié)省電源;支持空閑,待機(jī),停止模式;禁用個別外圍設(shè)備時鐘;封裝選項:具有外部存

8、儲接口的176引腳的低輪廓四方扁平封裝;溫度選項:A:-40~85℃(GHH,ZHH,PGF,PBK);S/Q:-40~125℃(GHH,ZHH,PGF,PBK)

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。