芯片管腳排列圖整理

《芯片管腳排列圖整理》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在應用文檔-天天文庫。

1、附錄7常用集成電路引腳排列一、集成運算放大器附錄圖7.1LM741附錄圖7.2LM324附錄圖7.3LM358附錄圖7.40P07二、集成比較器三、集成功率放大器附錄圖7.5LM339附錄圖7.6LM311附錄圖7.7LM386附錄圖7.8LM380四、555時基電路附錄圖7.9556雙時基電路附錄圖7.10555時基電路五、74系列TTL集成電路附錄圖7.1374LS04六反相器附錄圖7.1474LS08四2輸入正與門附錄圖7.1174LS00四2輸入附錄圖7.1274LS02四2正與非門輸入正或非門附錄圖1774LS14六反附錄圖1874LS27三輸入

2、相器施密特觸發(fā)器正或非門附錄圖1574LS10三3輸入附錄圖1674LS13雙4輸入正正與非門與非門（有施密特觸發(fā)器）附錄圖1974LS32四2輸入附錄圖2074LS86四異或門正或門附錄圖7.2174LS42、74145附錄圖7.2274LS46、47、48、4線–10線譯碼器247、248249BCD七段譯碼器/驅(qū)動器附錄圖2374LS73雙下降附錄圖2474LS74雙上升沿D沿JK觸發(fā)器觸發(fā)器附錄圖2574H78雙主從JK觸發(fā)器附錄圖2674LS90十進制異步計數(shù)器（公共時鐘、公共清除）附錄圖2774LS1383線–8線附錄圖.2874LS139雙2

3、譯碼器線–4線譯碼器附錄圖2974LS160十進制附錄圖3074LS190十進制同步計數(shù)器同步加/減計數(shù)器附錄圖3174LS192十進制同步附錄圖3274LS1944位雙向加/減計數(shù)器（雙時鐘）移位寄存器（并行存取）74LS1934位二進制同步加/減計數(shù)器（雙時鐘）附錄圖7.334001四2輸附錄圖7.344002雙4入正或非門輸入正或非門六、CMOS集成電路附錄圖.374013雙主從附錄圖384017十進制計數(shù)/型D觸發(fā)器脈沖分配器附錄圖7.354011四2輸入附錄圖7.364012雙4輸正與非門入正與非門附錄圖7.414071四附錄圖7.424070四

4、異輸入正或門或門附錄圖7.394022八進制計附錄圖7.404023三3輸數(shù)/脈沖分配器入正與非門附錄圖7.4540106六施附錄圖7.464082雙4輸入密特觸發(fā)器正與門附錄圖7.434066四雙向附錄圖7.444069六模擬開關反相器附錄圖7.4940192十進制同步加附錄圖7.5040194雙向移位/減計數(shù)器（雙時鐘）寄存器（并行存取）40193四位二進制加/減計數(shù)器（雙時鐘）附錄圖7.4740110計數(shù)/附錄圖7.4840160鎖存/七段譯碼/驅(qū)動器十進制同步計數(shù)器附錄圖514511二進制七段附錄圖5245128選1數(shù)據(jù)選擇器譯碼器附錄圖53402

5、7雙JK觸發(fā)器附錄圖7.544025三3輸入正或非門CD4060引腳排列CD40110引腳排列