基于AMBA總線的AES算法IP軟核研究碩士學(xué)位論文

《基于AMBA總線的AES算法IP軟核研究碩士學(xué)位論文》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、浙江大學(xué)碩士學(xué)位論文基于AMBA總線的AES算法IP軟核研究姓名：李海山申請學(xué)位級別：碩士專業(yè)：信息與通信工程指導(dǎo)教師：張明20070511浙江大學(xué)碩士學(xué)位論文摘要隨著信息技術(shù)的發(fā)展，信息安全變得日益重要。由于密碼分析水平、芯片處理能力的不斷進步，目前廣泛使用的DES算法的安全強度已經(jīng)不能滿足新的應(yīng)用要求，所以研究新的加密標準AES(AdvancedEncryptionStandard)的算法與實現(xiàn)具有重要的現(xiàn)實意義。首先，本文分析了AES算法的加密流程和解密流程的基本變換和步驟，討論了等價解密算法以及密鑰擴

2、展算法的基本原理。其次，本文提出了高速低成本AES軟核的設(shè)計方案并且進行了實現(xiàn)，對設(shè)計結(jié)果進行了仿真、綜合與驗證。為了設(shè)計出具有高速數(shù)據(jù)處理能力的AES核，本文提出采用輪內(nèi)部流水與輪外部流水相結(jié)合的混合流水線的加密解密結(jié)構(gòu)，設(shè)計出的AES核的最高工作頻率為125MHz，此時數(shù)據(jù)吞吐量可以高達16Gbps，遠遠高于絕大多數(shù)已知AES核的數(shù)據(jù)處理速度。另外，為了實現(xiàn)硬件成本最小化，本文經(jīng)過分析采用了等效解密算法，從而在整體架構(gòu)的設(shè)計上將加密與解密硬件資源進行了整合共用：在此基礎(chǔ)上，對AES算法的各個主要變換都以低

3、成本設(shè)計為目標，比如在字節(jié)替換時提出采用復(fù)合域變換的設(shè)計方法，在列混合部分提出采用字節(jié)級設(shè)計等，最終實現(xiàn)的AES核的等效硬件門數(shù)為177．9K，平均每門硬件開銷的數(shù)據(jù)吞吐量高達89．9Kbps，和已知的各種方案設(shè)計出的AES核比較，達到了極高的硬件使用效率。綜合以上兩個方面的考慮，本文最終設(shè)計出了一款高速、低成本的AES算法的口軟核。再次，本文設(shè)計了AMBAAHB總線m核的實現(xiàn)方案，包括FllllAHB和AHB．LITE兩種AHB總線結(jié)構(gòu)。在為FullAHB核設(shè)計總線仲裁器時，文章提出了一種新的用于片上總線仲

4、裁器的仲裁算法一自適應(yīng)仲裁算法，并且對該算法進行了硬件實現(xiàn)。仿真結(jié)果表明，與傳統(tǒng)仲裁算法相比，該算法可以更加合理地進行總線帶寬分配。另外，本文為AES核設(shè)計了基于AMBAAHB總線的接口轉(zhuǎn)換模塊，該接口轉(zhuǎn)換模塊的功能是進行AES核與AHB總線之間控制、地址和數(shù)據(jù)信號的時序轉(zhuǎn)換，從而方便該AES核在采用AMBA總線的SoC系統(tǒng)中的應(yīng)用。最后，論文對所做的工作進行了總結(jié)和分析，指出了設(shè)計中的不足和有待改進的地方，提出了下一步研究工作的方向以及具體內(nèi)容。關(guān)鍵詞：AlES算法加密解密輪變換AMBAAHB總線浙江大學(xué)碩

5、士學(xué)位論文AbstractWi也thedevelopmentofinformationtechnology,informationsecuritybecomesmoreandmoreimportant．However,becauseoftheprogressofcryptanalysisandintegratedcircuits，thepopularencryptionalgofithmofDESisno．tcapableofmeetingthedemandsofnewapplications．soitisv

6、aluabletoresearchthealgorithmandimplementationofAES，AdvancedEnerypfionStandard．Firstly,weanalyzetheencrypfionanddecryptionalgorithmaboutAESandthendiscussedtheequivalentinversecipherandkeyexpansionprocedures．Secondly,ahigh-speedandlow-costschemeforAESispropo

7、sedandimplementedinthispaper,Then,thesimulation,synthesizingandverifyingresultsaleprovided．InordertOdesignahigh-speedAESIPsoftcore，thethesisadoptsamixedpipelinestructurewithbothinner-roundpipelineandouter-roundpipeline．Wedesignasoficorethatcanoperateonafreq

8、uencyof125MHzandthecorrespondingthroughputisupto16Gbps．Ontheotherhand,consideringthehardwarecost,weadoptsahardwarereSOUre宅一sharedstructureforencrypfionanddeeryptionmodules．Inaddition，thethesisimprovest