資源描述：
《探析aes加密ip軟核的研制》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學術(shù)論文-天天文庫。
1、西安電子科技大學碩士學位論文AES加密IP軟核的研制姓名：吳曉成申請學位級別：碩士專業(yè)：計算機應用技術(shù)指導教師：高琳20070101摘要AES(Adv如ccdEncryptionSt柚dafd)高級加密標準是NIST(NationalInstituteofSt趾d棚sand1khnolo鰳于2001年公布，用于信息安全領域的數(shù)據(jù)加解密?！蹄`S可以用軟件或者是硬件來實現(xiàn)，其中硬件實現(xiàn)』址蕊具有更高的處理速度，更可靠的保密性等優(yōu)點。對于硬件實現(xiàn)AES算法的研究，以前的工作主要集中在s．Box，MixCoIu
2、mn，KeyExpansion等模塊電路的優(yōu)化和系統(tǒng)架構(gòu)上。本文給出了AEs加密口核的一種完整的RTL(Re西sterTransferL胛e1)級實現(xiàn)。在系統(tǒng)設計的初期，為了對各個模塊之間的邏輯關(guān)系和時序關(guān)系分別有一個清晰的理解，我們用c++語言完成了AEs加密算法的行為級描述，設計了AEs加密m核的有限狀態(tài)機，并在此基礎上進一步給出了』墟S加密口核的外部端口及其時序關(guān)系的一種定義。在系統(tǒng)架構(gòu)中，系統(tǒng)最大的特點是具有輪問流水線和輪內(nèi)流水線的結(jié)構(gòu)，這是為了在總體設計上最大限度提高口核的吞吐量。對于具體的模
3、塊設計，我們在以往工作的基礎上，采用了成熟的復合域和5級流水線的技術(shù)實現(xiàn)S—Box，這樣就避免了大量使用ROM。并且對KeyExpa璐i∞進行了7級流水線設計，使之與總體架構(gòu)相互配合。最后我們完整地實現(xiàn)了一種高速AES加密口軟核，經(jīng)過大量的功能驗證和時序分析，證明了我們設計的RTL代碼的正確有效性。在FPGA上的試驗表明：設計可以輕松運行在100MHz頻率以上，最高頻率可達到200MHz左右，其實際的吞吐量最高可達到23．04Gbps。關(guān)鍵詞：^EsIP核有限狀態(tài)機寄存器傳輸級綜合A．bstl．a(chǎn)ctA
4、Es(AdvallcedEncryptionst卸d盯ds)waSpublishedbyNIsT州ationalh塔tituteofStaIldardsandTecIlnology)in2001，whichencryptthedatasint11efield0fiIlf0皿ations咖rity．Therc缸esoftwarcandh盯dwarejmplementationapproachesfor山eAeSa190rithⅡ1．o)mparcdtosofIvarcimplementation，刪war
5、cimplem如tatio璐providemorcphysicalsecIlrity鶴weU笛higherspeed．M柚yworl【shavebe如done妣us0ntheoptimization0fS-Box，MixColumn卸dKeyExp卸sionmodule．hthisthesis，a∞mpleleRTLiIIlplemen詛tionofAESencryption口∞r(nóng)cispresen剛．Atthebe百nningofsystcms“1Icturc，C++isusedint11ebehaV
6、iorleVelofA】巳s卸dFinjlcStatcMachine0fJ址強口corcisdesi印edto硼derSt鋤dclearlytherclatio璐hipoflogic柚dtimingbet、Vccnthemodul齬．B笛edonthese、Vorks，、ⅣcdefmetheI／OponsanditstimiIlgrelati∞shipoftheAESenaypti∞口core．hthepmccssofsystemstmdurc，b髓ed0niIlteHDund卸dintm-roundp
7、ipelinearchitecture，wepres如t卸e伍cienthardwarcdesi驢toincrca∞througllputfortheAESIPcore．DuringthemodulesdesigⅡ’thejmplementationofS—BoxisoptimizedtOavoidtoomanyROMusedbyusing∞mpositefieldarithmetic肌d5pipelineleVel．T0workwiththe∞modulcs，tbeaDchjtecIureof7pip
8、elinelcvelhasbccnuscdinthcKeyExpa璐i∞moduledesign．FinaUy’wefmishthedesi印ofAESsoft口corc．FunctionVe商cati∞卸dtimjIlg卸alysisprovethcdesi印ofRTLcodesisfe笛ible．TcstinginFPG八吐”clock丘equent0f0urdesi印啪reach100MHz一200MHz．AES∞ft口corec卸p
