低功耗模擬前端電路設計_1

《低功耗模擬前端電路設計_1》由會員上傳分享，免費在線閱讀，更多相關內容在應用文檔-天天文庫。

1、從本學科出發(fā)，應著重選對國民經(jīng)濟具有一定實用價值和理論意義的課題。課題具有先進性，便于研究生提出新見解，特別是博士生必須有創(chuàng)新性的成果低功耗模擬前端電路設計超低功耗、高集成的模擬前端芯片ＭＡＸ５８６５是針對便攜式通信設備例如手機、ＰＤＡ、ＷＬＡＮ以及３Ｇ無線終端而設計的，芯片內部集成了雙路８位接收ＡＤＣ和雙路１０位發(fā)送ＤＡＣ，可在４０Ｍｓｐｓ轉換速率下提供超低功耗與更高的動態(tài)性能。芯片中的ＡＤＣ模擬輸入放大器為全差分結構，可以接受１ＶＰ－Ｐ滿量程信號；而ＤＡＣ模擬輸出則是全差分信號，在１．４Ｖ共模電壓

2、下的滿量程輸出范圍為４００ｍＶ。利用兼容于ＳＰＩＴＭ和ＭＩＣＲＯＷＩＲＥＴＭ的３線串行接口可對工作模式進行控制，并可進行電源管理，同時可以選擇關斷、空閑、待機、發(fā)送、接收及收發(fā)模式。通過３線串口將器件配置為發(fā)送、接收或收發(fā)模式，可使ＭＡＸ５８６５工作在ＦＤＤ或ＴＤＤ系統(tǒng)。在ＴＤＤ模式下，接收與發(fā)送ＤＡＣ可以共用數(shù)字總線，并可將數(shù)字Ｉ／Ｏ的數(shù)目減少到一組１０位并行多路復用總線；而在ＦＤＤ模式下，ＭＡＸ５８６５的數(shù)字Ｉ／Ｏ可以被配置為１８位并行多路復用總線，以滿足雙８位ＡＤＣ與雙１０位ＤＡＣ的需要。１ＭＡＸ５

3、８６５的工作原理課題份量和難易程度要恰當，博士生能在二年內作出結果，碩士生能在一年內作出結果，特別是對實驗條件等要有恰當?shù)墓烙?。從本學科出發(fā)，應著重選對國民經(jīng)濟具有一定實用價值和理論意義的課題。課題具有先進性，便于研究生提出新見解，特別是博士生必須有創(chuàng)新性的成果圖１所示為ＭＡＸ５８６５內部結構原理框圖，其中，ＡＤＣ采用七級、全差分、流水線結構，可以在低功耗下進行高速轉換。每半個時鐘周期對輸入信號進行一次采樣。包括輸出鎖存延時在內，通道Ｉ的總延遲時間為５個時鐘周期，而通道Ｑ則為５．５個時鐘周期，圖２給出了Ａ

4、ＤＣ時鐘、模擬輸入以及相應輸出數(shù)據(jù)之間的時序關系。ＡＤＣ的滿量程模擬輸入范圍為ＶＲＥＦ，共模輸入范圍為ＶＤＤ／２±０．２Ｖ。ＶＲＥＦ為ＶＲＥＦＰ與ＶＲＥＦＮ之差。由于ＭＡＸ５８６５中的ＡＤＣ前端帶有寬帶Ｔ／Ｈ放大器，因此，ＡＤＣ能夠跟蹤并采樣／保持高頻模擬輸入＞奈魁斯特頻率。使用時可以通過差分方式或單端方式驅動兩路ＡＤＣ輸入ＩＡ＋ＱＡ＋ＩＡ－與ＱＡ－。為了獲得最佳性能，應該使ＩＡ＋與ＩＡ－以及ＱＡ＋與ＱＡ－間的阻抗相匹配，并將共模電壓設定為電源電壓的一半ＶＤＤ／２。ＡＤＣ數(shù)字邏輯輸出ＤＡ０

5、～ＤＡ７的邏輯電平由ＯＶＤＤ決定，ＯＶＤＤ的取值范圍為１．８Ｖ至ＶＤＤ，輸出編碼為偏移二進制碼。數(shù)字輸出ＤＡ０～ＤＡ７的容性負載必須盡可能低＜１５ｐＦ，以避免大的數(shù)字電流反饋到ＭＡＸ５８６５的模擬部分而降低系統(tǒng)的動態(tài)性能。通過數(shù)字輸出端的緩沖器可將其與大的容性負載相隔離。而在數(shù)字輸出端靠近ＭＡＸ５８６５的地方串聯(lián)一個１００Ω電阻，則有助于改善ＡＤＣ性能。片上ＡＤＣ的ＳＮＲ性能。課題份量和難易程度要恰當，博士生能在二年內作出結果，碩士生能在一年內作出結果，特別是對實驗條件等要有恰當?shù)墓烙嫛?/p>