資源描述：
《基于fpga的pci總線高速數(shù)據(jù)傳輸系統(tǒng)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、東南大學(xué)碩士學(xué)位論文基于FPGA的PCI總線高速數(shù)據(jù)傳輸系統(tǒng)姓名：是曉俊申請學(xué)位級別：碩士專業(yè)：電子科學(xué)與工程；電路與系統(tǒng)指導(dǎo)教師：朱為20110507摘要數(shù)據(jù)傳輸系統(tǒng)是連接數(shù)據(jù)采集系統(tǒng)和數(shù)據(jù)處理系統(tǒng)的橋梁，在當(dāng)前的電路應(yīng)用中起著十分關(guān)鍵的作用。隨著技術(shù)的發(fā)展，各種不同接口的數(shù)據(jù)傳輸系統(tǒng)得到廣泛應(yīng)用，接口類型從最初的UART串口、并口逐漸發(fā)展至高速的USB總線、PCI總線等高速接口。其中，以太網(wǎng)接口和PCI接口由于性能和成本的優(yōu)勢，在許多領(lǐng)域廣泛應(yīng)用。本文首先分析了各類接口的特點和速度，根據(jù)這些接口的特點，設(shè)計了一種基于FPGA的高速數(shù)據(jù)傳輸系統(tǒng)：以千兆以太網(wǎng)接口做為數(shù)據(jù)輸入接口，
2、PCI接口做為系統(tǒng)與PC通信接口，采用SDRAM做為數(shù)據(jù)緩沖模塊，總體控制由FPGA邏輯來進行實現(xiàn)。在本文的硬件設(shè)計部分，以FPGA為核心，合理地選擇各類接口芯片和驅(qū)動電路，完成成了高速數(shù)據(jù)傳輸系統(tǒng)的硬件設(shè)計工作；在本文的系統(tǒng)控制設(shè)計部分，利用Modelsim和Deb峭sy構(gòu)建了仿真平臺，在此平臺上利用Verilog語言進行了邏輯部分的設(shè)計和驗證。通過對控制邏輯的設(shè)計，實現(xiàn)了對千兆網(wǎng)絡(luò)芯片的配置和讀寫；對SD融蝴進行配置以及實現(xiàn)突發(fā)讀寫操作，使用了乒乓操作對數(shù)據(jù)進行緩沖；完成了PCI軟核本地主機邏輯的設(shè)計，實現(xiàn)了單次讀寫和突發(fā)讀寫的功能。根據(jù)實際使用情況，本論文設(shè)計了一種小數(shù)據(jù)量D
3、MA傳輸?shù)姆椒?，并根?jù)這種方法的特點改進了數(shù)據(jù)緩沖模塊的設(shè)計。最后，對整個系統(tǒng)進行了功能驗證。關(guān)鍵字：以太網(wǎng)，PCI總線，F(xiàn)PGA，PCI軟核，功能仿真及驗證東南大學(xué)碩士論文AbstractThefImctionofdala位旺嫩IlissionsyStemist0conmctda：taaClquiSitionsystemanddat印focessiIlgsystem．nplaysacriticalroleinⅡlecun-ent印plication．A心techoIllog)，de、relops，peopleareliViIlg鋤ld、vorkillgiIllarge—scale
4、u∞ofdifferentdataiIlterf如es—Untilno％妣血ceh雒deVeIoped舶mo堍i砌U剮玎serial，paralleliIne而cet0mehi咖speed砷℃rfkesuCh嬲USBbuS鋤dPCIbuS．mnongtlleseinte匝玎∞s，E脅emetandPCI砷em脫arewidelyusedbeca吣eoftlleiradⅥmtagesofpeIf0·nIlaIlce孤ldcost．IIlnlisp印er，firstly，thed麟teristics鋤dspeedofVarioust)，pesofinterf．a(chǎn)ces、析llbeaIl
5、alyzed，ttlenacCordingt0medl盯acteristics，mispaperdesi舀：lsahigh躥屺磚仃皴瞰ni鼴ionsystI暑mb硒edonFPGA．hltllisdesig瑪gigabitEmemetinterf砬eisuSed嬲廿1eda：tainputiIIter＆虻e，PCIb惦鶴Ⅱ坨syStem觚dPCcommuIlicationintemIce，SDRAM嬲tlleinputda忱bufrer．hlⅡlepartofI砌啪redesigm謝mFPGA勰theco他，viachoosingchips鋤d“vccirCuitSre嬲omLbl
6、y，thispaperfinishes廿leh剎waredesignofmesystem．In廿lepartofSystemc0砷∞ller，Modelsh鋤dDebusSyareuSedt0：f．omasiIIlulationpl州’om，觚donwmChdesi口孤dve施ca：tiona托pe面nr】led麗mVemogl觚guage．111isarticle伽jfillsco而gu粕tion鋤dI／『o0pemtionofGigabit鼬e玎[1etcllip，coIlfig舊ation舳dbu-rstoperationofSDRAM，wKchwork誦mpillg-pon
7、garCllitecture．nmsomlfillslocallo舀cdesignofPCIcore，鋤dsiIlgl拍urst伙)opemtion．B勰ed0n∞tualusage，itdesig衄ametIlodofsmall鋤。皿tDMAoperation．AIldaccordingt0thjs聆wopemtioIl，amwda：tabu仃-erS仃uCtureisgenerated．F洫aJly’thispaperfiIlishesme血nctionalV耐6
