基于fpga的pci—glink總線協(xié)議芯片實(shí)現(xiàn)

《基于fpga的pci—glink總線協(xié)議芯片實(shí)現(xiàn)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、設(shè)計與研究DesignandR洲『ch基于FPGA的PCI—GLINK總線協(xié)議芯片實(shí)現(xiàn)張贊秋吳超江世琳高巖李俊(大連光洋科技工程有限公司，遼寧大連116600)摘要：介紹了如何采用FPGA實(shí)現(xiàn)GLINK協(xié)議的總線控制器主控芯片設(shè)計。關(guān)鍵詞：PCIGLINKFPGAVHDL現(xiàn)場總線中圖分類號：TP336文獻(xiàn)標(biāo)識碼：ARealizingPCI-GLINKbusICbasedonFPGAZHANGZanqiu，WUChao，JIANGShilin，GAOYan，LIJun(DalianGuangyangScienceandTech

2、nologyEngineeringCo．，Ltd．，Dalian116600，CHN)Abstract：Inthepaper，thedesignofaPCIbustoGLINKmastercontrollerICbasedonFPGAandVHDLisrea]一ized．Keywords：PCI；GLINK；FPGA；VHDL；FieldBusGLINK協(xié)議是光洋公司根據(jù)數(shù)控實(shí)際生產(chǎn)需要市場上常見的SERCOS、ProliBus等數(shù)控領(lǐng)域現(xiàn)場自主開發(fā)的一套串行實(shí)時高速的數(shù)據(jù)通信協(xié)議標(biāo)準(zhǔn)?？偩€控制器都是通過專用的協(xié)議芯片來完成

3、控制功能由于該標(biāo)準(zhǔn)中所有的數(shù)據(jù)結(jié)構(gòu)和鏈路標(biāo)準(zhǔn)都系光洋自的。這些協(xié)議芯片和上位機(jī)之間通信和交換數(shù)據(jù)都是主提出，且和其他的數(shù)控協(xié)議標(biāo)準(zhǔn)不完全兼容，因而市通過主板的板上總線實(shí)現(xiàn)實(shí)時數(shù)據(jù)交換的。但是這些面上常見各種協(xié)議芯片都不能用來進(jìn)行GLINK協(xié)議芯片本身不帶有適合主板板上總線(通常是PCI總的解析線)的總線控制部分，因而需要橋芯片來完成主板板形式，幅值相對較大，只不過方向略有不同，這種情況參考文獻(xiàn)下直接影響加工精度和臺鉆的動態(tài)性能。[1]廖伯瑜，周新民，尹志宏．現(xiàn)代機(jī)械動力學(xué)及其工程應(yīng)用——建模、分析、仿真、修改、控制、優(yōu)化[M

4、]．北京：機(jī)械工業(yè)出版社，2004．4結(jié)語[2]王立華，羅建平，劉泓濱，等．銑床關(guān)鍵結(jié)合面動態(tài)特性研究[J]．振動與沖擊，2008，27(8)：125—129．傳統(tǒng)的動態(tài)分析方法是采用有限元分析的方法對[3]張義民，張守元，李鶴，等．運(yùn)行模態(tài)分析中固有模態(tài)和諧波模態(tài)區(qū)產(chǎn)品進(jìn)行模擬分析。由于機(jī)床結(jié)構(gòu)相對比較復(fù)雜，在分方法研究[J]．振動與沖擊，2009，28(1)：64—67．[4]張兆德，王德禹．基于模態(tài)參數(shù)的海洋平臺損傷檢測[J]．振動沖模擬時存在很多理論假設(shè)和邊界條件以及支撐剛度和擊，2004，23(3)：5—10．連接

5、剛度的確定，因此很難對其進(jìn)行準(zhǔn)確動態(tài)分析，因[5]Operationalmodalanalysis—anotherwayofdoingmodaltestingfC]．而也不宜進(jìn)一步有效地進(jìn)行產(chǎn)品的結(jié)構(gòu)設(shè)計及生B&KTechnicalPaper，2002．產(chǎn)]。[6]駱志高，李舉，王祥，等．于試驗(yàn)?zāi)B(tài)分析的溥殼塑件剛度研究[J]．振動與沖擊，2009，28(4)：185—187．(1)以增強(qiáng)頻域分解技術(shù)為基礎(chǔ)，簡單而合理簡[7]王鋒，唐國金，李道奎．基于模態(tài)價值分析的結(jié)構(gòu)動力學(xué)模型降階化模型，得到臺鉆的準(zhǔn)確試驗(yàn)?zāi)B(tài)，較好地反映

6、臺鉆的[J]．振動與沖擊，2006，25(3)：35—40．動態(tài)特性。[8]LIAOSJ，CHANGDY，ChenHJ．Optimalprocessconditionsofshrinkageandwarpageofthin—wallparts[J]．PolymerEngineeringand(2)通過此次分析，為臺鉆的改進(jìn)結(jié)構(gòu)設(shè)計提供Science，2004，44(5)：917—928．重要的參考資料，為使用臺鉆進(jìn)行加工產(chǎn)品提供一些第一作者：陳永會，男，1975年生，講師，主要研究操作注意事項(xiàng)(見上述振型分析)，同時還可以為

7、進(jìn)一方向試驗(yàn)?zāi)B(tài)分析、狀態(tài)檢測與故障診斷。步的動態(tài)修改提供基礎(chǔ)信息。(編輯周富榮)(收稿日期：20l1一Ol—l】)(3)臺鉆的試驗(yàn)?zāi)B(tài)分析為進(jìn)一步研究其關(guān)鍵結(jié)文章編號：l11230合面的動態(tài)特性奠定了基礎(chǔ)。如果您想發(fā)表對本文的看法．請將文章編號填入讀者意見調(diào)查表中的相應(yīng)位置。；；p2oll~g12DesignandResea設(shè)計與研究上總線的數(shù)據(jù)轉(zhuǎn)換。這會給硬件系統(tǒng)設(shè)計帶來如下問1．6電源監(jiān)控部分題：(1)成本高；(2)硬件設(shè)計復(fù)雜；(3)調(diào)試復(fù)雜。完成該芯片所在板卡的板上電源部分的監(jiān)控。1．7數(shù)控系統(tǒng)監(jiān)控和使能部分1實(shí)現(xiàn)

8、方案通過主板總線對上位機(jī)軟件的狀態(tài)完成判斷，并使用的仿真器件為FPGA，采用VHDL語言編程，通過數(shù)控總線對從設(shè)備的狀態(tài)和反饋的外部信息進(jìn)行保證編寫代碼的可移植性。綜合判斷，給出數(shù)控使能信號，用于機(jī)床強(qiáng)電，可靠性采用自下而上的方法，按照功能劃分模塊，分別用以及安全方面的控制。VHDL編寫小