基于PCI總線實(shí)現(xiàn)HDLC協(xié)議的通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

基于PCI總線實(shí)現(xiàn)HDLC協(xié)議的通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

ID:36771128

大?。?.22 MB

頁數(shù):74頁

時(shí)間:2019-05-15

基于PCI總線實(shí)現(xiàn)HDLC協(xié)議的通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)_第1頁
基于PCI總線實(shí)現(xiàn)HDLC協(xié)議的通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)_第2頁
基于PCI總線實(shí)現(xiàn)HDLC協(xié)議的通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)_第3頁
基于PCI總線實(shí)現(xiàn)HDLC協(xié)議的通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)_第4頁
基于PCI總線實(shí)現(xiàn)HDLC協(xié)議的通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)_第5頁
資源描述:

《基于PCI總線實(shí)現(xiàn)HDLC協(xié)議的通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、電子科技大學(xué)碩士學(xué)位論文摘要論文所研究的課題是信息產(chǎn)業(yè)部電子第十研究所預(yù)研課題“可重組綜合終端設(shè)備”的一部分。其主要目的是完成系統(tǒng)同PCI總線接口,實(shí)現(xiàn)四路通道HDLC數(shù)據(jù)傳輸。在文章中我們從系統(tǒng)設(shè)計(jì)的角度講述了PCI總線的部分相關(guān)規(guī)范,PCI總線的工作原理;介紹了目前用得比較多的PCI總線協(xié)議芯片$5933,描述了它和PCI總線的接口機(jī)制,著重解釋了與課題研發(fā)聯(lián)系密切的$5933的猝發(fā)(Pass—thru)傳輸方式,該方式是$5933比較典型的工作方式。fPCI的配置機(jī)制是理解PCI總線工作原理的關(guān)鍵內(nèi)容,論文中對(duì)$5933的配置j對(duì)外

2、部設(shè)備存儲(chǔ)區(qū)域如何映射到系統(tǒng)的存儲(chǔ)空間和i/o空間,以及如何確定映射空間的大小作了比較多的說明;弄清這一部分,有利于硬件的設(shè)備驅(qū)動(dòng)程序的編寫。y在硬件設(shè)計(jì)部分,我們主要描述了系統(tǒng)同PCI總線,同HDLC芯片,雙口緩沖RAM的接口的實(shí)現(xiàn)過程;闡述了系統(tǒng)控制電路的設(shè)計(jì)。I在設(shè)計(jì)邏輯控制電路時(shí),使用的EDA工具是Altera公司的MAX+plusII,描述語言采用VerilogHDL,它在描述門級(jí)開關(guān)電路方面的功能比較強(qiáng)大。在設(shè)計(jì)系統(tǒng)邏輯電路時(shí),我們采用了邏輯電路和語言描述相結(jié)合方式來描述控制功能模塊,實(shí)現(xiàn)模塊的功能仿真和時(shí)序仿真,以及所有模塊

3、控制電路的綜合仿真。廠在軟件設(shè)計(jì)部分,VC++6.0、DriverStudJ0、DDK、WindowsNT4.0組成了系統(tǒng)驅(qū)動(dòng)程序的開發(fā)環(huán)境。l在NT4.0環(huán)境下用戶不能直接對(duì)系統(tǒng)硬件資源進(jìn)行訪問,而必須交由內(nèi)核級(jí)的驅(qū)動(dòng)程序來完成,這和DOS環(huán)境下的直接訪問不同。這一部分,我們分析了驅(qū)動(dòng)程序的體系結(jié)構(gòu),講述了它和應(yīng)用程序的相互關(guān)系,以及在應(yīng)用程序中如何實(shí)現(xiàn)驅(qū)動(dòng)程序的調(diào)用。目前,項(xiàng)目已完成了基于PCI總線的HDLC協(xié)議的四串口通信卡的設(shè)計(jì),調(diào)試出了一路串行通道,成功開發(fā)出硬件的設(shè)備驅(qū)動(dòng)程序,驅(qū)動(dòng)程序的安裝程序seiup.exe,驅(qū)動(dòng)程序接口

4、調(diào)用動(dòng)態(tài)連接庫(DLL)。項(xiàng)目的成功開發(fā)可用于“可重組綜合終端”,遙控遙測等領(lǐng)域。f關(guān)鍵詞:PCI總線,F(xiàn)PGA,HDLCt-/t~皇蘭型墊查堂堡主堂垡笙壅AbstractIt’sapartofthereorganizationalsynthesisterminaldeviceabouttheSouth—WestInstituteofElectronicTechnologyofChinapre-researchingprojectwhatthe?dissertationresearched,inordertoachievetheinter

5、facewithPCIbus,realizethefour-channelHDLCdatatransmission.WerelatedtothepartialnorrnofPCIbusfromthesystem—designedaspectinthedissertation,andthePCIbus’principleinthemass.It’sanemphasistodepictthe$5933chipusedcurrentlymorewidelywhichisusedtorealizethePCIbusprotocol,andexpl

6、ainthe$5933’sPass-thrutransmissionmoderelatingwiththeprojectresearch,whichisakindoftypicalworkingmode.TomasterPCIbus’principleisvitaltounderstandPCIbusconfigurationmechanism.Inthedissertation,whatwedepictmuchmorearehowtomapthedevicememoryspacetoasystemspaceorI/0space,andd

7、eterminethesizeofthespace-mapped,Tounderstandthispart,ithelpsuswriteadevicedriveraboutthePCIbus’circuit.Inthehardwaredesignpart,wedepictedmainlytheprocesshowtorealizethesystem’sinterfacewiththePCIbus,HDLCchip,andadual—portRAM.Designingthesystemlogiccontrolcircuit,weutiliz

8、etheMAX+plusIIofAlteraCorporationasanEDAtool,andthedescriptionlanguageusedisVerilogHDL,whosepowe

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。