資源描述：
《數(shù)字系統(tǒng)設(shè)計(jì)方法ppt培訓(xùn)課件》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、第五講：數(shù)字系統(tǒng)設(shè)計(jì)方法一、設(shè)計(jì)方法基礎(chǔ)1.數(shù)字系統(tǒng)設(shè)計(jì)流程：數(shù)字系統(tǒng)設(shè)計(jì)可分為四個(gè)層次：系統(tǒng)級設(shè)計(jì)電路級設(shè)計(jì)芯片級設(shè)計(jì)電路板設(shè)計(jì)設(shè)計(jì)要求方案設(shè)計(jì)電路設(shè)計(jì)器件設(shè)計(jì)PCB設(shè)計(jì)結(jié)構(gòu)設(shè)計(jì)系統(tǒng)樣機(jī)電路調(diào)試2.數(shù)字系統(tǒng)設(shè)計(jì)基本方法： ⑴.TOP-DOWN自頂向下設(shè)計(jì)系統(tǒng)子功能塊1子功能塊2……子功能塊n邏輯塊11邏輯塊12……邏輯塊1m邏輯塊21……邏輯塊111……⑵.編碼對同一個(gè)編碼對象（輸入、輸出和內(nèi)部狀態(tài)），存在多種編碼方案。由于編碼方案決定其后邏輯設(shè)計(jì)的復(fù)雜程度，因此在設(shè)計(jì)時(shí)應(yīng)考慮選擇最佳編碼方案的問題。一個(gè)n位的二進(jìn)制數(shù)，共有2n個(gè)編碼，可以表示2n種可能性
2、。設(shè)計(jì)中使用到的編碼稱為有效編碼，未使用的編碼稱為無效編碼。編碼效率記為：ηη=有效編碼數(shù)/2n編碼效率η反映了器件資源的利用率，編碼效率越高，意味著能用較少的資源去實(shí)現(xiàn)所要求的邏輯功能。進(jìn)行編碼時(shí)應(yīng)注意的問題：編碼的位數(shù)（二進(jìn)制位數(shù)）應(yīng)盡量短。區(qū)別對待I/O編碼和內(nèi)部狀態(tài)編碼：I/O編碼要便于和外界接口匹配，并不要求位數(shù)最短；內(nèi)部狀態(tài)編碼位數(shù)應(yīng)盡量短。在I/O編碼和內(nèi)部狀態(tài)編碼之間可以插入一個(gè)格式轉(zhuǎn)換接口。優(yōu)化編碼結(jié)構(gòu)。對無效編碼進(jìn)行適當(dāng)?shù)奶幚怼?.設(shè)計(jì)準(zhǔn)則⑴.分割準(zhǔn)則：分割后最底層的模塊應(yīng)適合用邏輯語言進(jìn)行表達(dá)。相似的功能應(yīng)盡量設(shè)計(jì)成共享模塊，以減少重復(fù)
3、設(shè)計(jì)，提高設(shè)計(jì)效率。接口信號線最少：以交互信號線最少的地方為邊界劃分模塊。結(jié)構(gòu)勻稱。通用性好，易于移植。⑵.系統(tǒng)的可觀測性 系統(tǒng)的可觀測性問題是指：在系統(tǒng)設(shè)計(jì)中，應(yīng)同時(shí)考慮功能檢查和性能測試。在系統(tǒng)設(shè)計(jì)的同時(shí)設(shè)計(jì)觀測電路（即：觀測器），將系統(tǒng)內(nèi)部的重要信號引向器件管腳輸出，供外部測試。一般可將系統(tǒng)的關(guān)鍵點(diǎn)信號，以及具有代表性的節(jié)點(diǎn)和線路上的信號，引向器件管腳輸出，供外部測試。如：時(shí)鐘、同步信號等。⑶.同步和異步電路的選擇 在設(shè)計(jì)時(shí)應(yīng)盡可能采用同步電路設(shè)計(jì)，避免使用異步電路。⑷.最優(yōu)化設(shè)計(jì)由于PLD的邏輯資源、連線資源和I/O資源是有限的，器件的速度和性能也是
4、有限的，因此系統(tǒng)設(shè)計(jì)要考慮最優(yōu)化。兩個(gè)約束條件：邊界條件、最優(yōu)化目標(biāo)。邊界條件：指器件的資源和性能限制。最優(yōu)化目標(biāo)：器件資源利用率最高。系統(tǒng)工作速度最快，延時(shí)最小。布線最容易，即可實(shí)現(xiàn)性最強(qiáng)。二、組合邏輯電路設(shè)計(jì)1.4bits格雷碼/二進(jìn)制碼變換器：4位GRAY/BIN轉(zhuǎn)換表G3G2G1G0B3B2B1B0G3G2G1G0B3B2B1B00000000011001000000100011101100100110010111110100010001111101011011001001010110001110101101111010101011010011110
5、0100011110001111MODULEGRAY_BINTITLE‘4bitsGRAY/BINConverter’G3,G2,G1,G0,ENPIN;B3,B2,B1,B0PINISTYPE‘COM’;EQUATIONSB3=G3;B2=G3$G2;B1=G3$G2$G1;B0=G3$G2$G1$G0;END仿真結(jié)果：2.多路數(shù)據(jù)選擇器/多路分配器：16選4多路數(shù)據(jù)選擇器S1S0Y0Y1Y2Y300a0a1a2a301b0b1b2b310c0c1c2c311d0d1d2d3輸入信號：a0~a3,b0~b3,c0~c3,d0~d3選擇信號：S1,S0輸出信
6、號：Y0,Y1,Y2,Y3MODULEMUX16S4S1,S0,a3..a0,b3..b0,c3..c0,d3..d0PIN;Y3,Y2,Y1,Y0PINISTYPE‘COM’;A=[a3..a0];B=[b3..b0];C=[c3..c0];D=[d3..d0];S=[S1,S0];Y=[Y3..Y0];EQUATIONSWHEN(S==0)THENY=A;WHEN(S==1)THENY=B;WHEN(S==2)THENY=C;WHEN(S==3)THENY=D;END三、寄存器邏輯電路設(shè)計(jì)1.100進(jìn)制計(jì)數(shù)器：寄存器輸出：Q7Q6Q5Q4Q3Q2Q1Q0
7、：從00000000到01100011（0~99）時(shí)鐘輸入：CLK異步復(fù)位：CLRMODULECDU100CLK,CLRPIN;Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0PINISTYPE‘REG’;COUNTER=[Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0];EQUATIONSCOUNTER.CLK=CLK;COUNTER.AR=CLR;WHEN(COUNTER==99)THENCOUNTER:=0ELSECOUNTER:=COUNTER.FB+1;END在100進(jìn)制計(jì)數(shù)器的基礎(chǔ)上，設(shè)計(jì)一個(gè)顯示模塊將計(jì)數(shù)結(jié)果以BCD碼用數(shù)碼管顯示出來。二進(jìn)制碼/
8、BCD碼轉(zhuǎn)換器：MODULEBIN_BCDA7,A6
