資源描述：
《一種dsp和fpga并行通信方法new》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、電子測量技術(shù)第31卷第10期信息技術(shù)ELECTRONICMEASUREMENTTECHNOLOGY2008年10月DSP和FPGA并行通信方法研究姜楠馬迎建馮翔(北京航空航天大學(xué)儀器科學(xué)與光電工程學(xué)院北京100083)摘要:本文介紹了一種DSP與FPGA之間的并口通信方法,它實(shí)際應(yīng)用于陀螺數(shù)字檢測電路。此方法使用TMS320F2812芯片的外部數(shù)據(jù)總線接口(XINTF)與FPGA相連接,利用它的中斷和讀寫選通信號(XRD與XWE)作為判斷位與使能位完成通信。文中給出了它們的硬件連接方式和通信部分的軟件程序,并用model
2、sim對FPGA通信程序進(jìn)行了仿真。通過仿真結(jié)果以及在實(shí)際電路中的實(shí)驗(yàn)調(diào)試,表明此方法可以實(shí)現(xiàn)DSP與FPGA之間的并行通信,能有效提高通信速度。關(guān)鍵詞:DSP;FPGA;外部接口;并行通信;modelsim中圖分類號:TP2文獻(xiàn)標(biāo)識碼:AResearchonparallelcommunicationbetweenDSPandFPGAJiangNanMaYingjianFengXiang(SchoolofInstrumentScience&Opto2ElectronicEngineering,BeihangUnivers
3、ity,Beijing100083)Abstract:MethodofcommunicationbetweenDSPandFPGAwasintroduced,whichusedinthegyroscopedigitaldetectioncircuit.Theexternalinterface(XINTF)databusoftheTMS320F2812chipisconnectedwithFPGAinthemethod.TheinterruptsignalsoftheDSPareusedasjudgmentsignals,
4、andtheread2writeselect(XRDandXWE)signalsareusedasenablesignalstocompletecommunication.ThehardwareinterfacecircuitbetweenDSPandFPGAandthesoftwareprogramofcommunicationpartareintroduced.ThentheFPGAcommunicationprogramissimulatedbymodelsim.Throughtheresultofthesimul
5、ationandtheexperimentdebuggingintherealcircuit,itisindicatedthatthemethodcanachievecommunicationbetweenDSPandFPGA,andthespeedofcommunicationisimprovedavailably.Keywords:DSP;FPGA;ExternalInterface;parallelcommunication;modelsim0引言在航空領(lǐng)域中,陀螺在導(dǎo)航中起著重要作用。隨著數(shù)字化陀螺精度的提高,所
6、需要處理的數(shù)據(jù)速度和數(shù)據(jù)量也越來越高。DSP與FPGA之間的并口通信相對于串口通信更能滿足速度的要求。本文基于數(shù)字化陀螺信號檢測圖1信號流程框圖系統(tǒng),選用TI公司的TMS320F2812(以下簡稱為DSP)和XILINX公司Virtex2Ⅱ系列的XC2V250(以下簡稱為模擬信號通過高頻率A/D轉(zhuǎn)換后,轉(zhuǎn)成高速的數(shù)字信FPGA)芯片搭建硬件平臺,實(shí)現(xiàn)16位并行總線的通信,從號發(fā)送給FPGA,在FPGA中進(jìn)行累加求平均后,將較低而提高了通信速度,并簡化電路,節(jié)約成本,使得系統(tǒng)易于頻率的信號傳送給DSP,在DSP中進(jìn)行核心算
7、法的處理[1]后修改和升級。,再把信號發(fā)回給FPGA。通過FPGA把發(fā)回的信號進(jìn)行邏輯組合后通過D/A轉(zhuǎn)換成模擬信號輸出?？梢钥闯?設(shè)計(jì)實(shí)現(xiàn)FPGA和DSP的通信是數(shù)據(jù)傳輸?shù)暮诵牟糠?。其?DSP的輸入和寫出采用中斷控制,當(dāng)FPGA準(zhǔn)備好寫數(shù)后,向1.1設(shè)計(jì)思想DSP發(fā)送讀中斷,DSP響應(yīng)中斷后讀取數(shù)據(jù)。當(dāng)FPGA準(zhǔn)在此系統(tǒng)中,DSP作為主要運(yùn)算芯片,是實(shí)現(xiàn)算法的備好讀數(shù)時,也向DSP發(fā)送中斷請求,DSP就會把處理好核心;而FPGA作為它的外圍器件,可以看成硬件設(shè)計(jì)的[2]的數(shù)據(jù)放在總線上,等待FPGA讀取。這樣就能夠完
8、成兩一種延續(xù)。信號的流程圖如圖1所示。·146·姜楠等:DSP和FPGA并行通信方法研究第10期個芯片的并行通信。begin1.2硬件部分連接if(j==3)TMS320F2812型DSP芯片有16位XINTF數(shù)據(jù)總int_flag1<=1;//寫中斷的標(biāo)[3]線,為系統(tǒng)外部接口,它可以與各種外部存儲器或者設(shè)志位備實(shí)
