dsp與fpga的并行通信方式設(shè)計與實現(xiàn)

《dsp與fpga的并行通信方式設(shè)計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。

1、為了確?！敖虒W(xué)點數(shù)字教育資源全覆蓋”項目設(shè)備正常使用，我校做到安裝、教師培訓(xùn)同步進(jìn)行。設(shè)備安裝到位后，中心校組織各學(xué)點管理人員統(tǒng)一到縣教師進(jìn)修學(xué)校進(jìn)行培訓(xùn)，熟悉系統(tǒng)的使用和維護。DSP與FPGA的并行通信方式設(shè)計與實現(xiàn)　　摘要在DSP+FPGA實現(xiàn)的級聯(lián)H橋型多電平逆變電路中，首要任務(wù)是實現(xiàn)DSP與FPGA的通信。本文設(shè)計了DSP+FPGA系統(tǒng)的硬件電路連接方式及通信軟件，由DSP作為上位機，F(xiàn)PGA作為下位機，使用外部接口XINTF將DSP與FPGA二者相連。設(shè)計了DSP側(cè)的主程序與中斷服務(wù)程序，在FPGA內(nèi)構(gòu)造FIFO儲存數(shù)據(jù)，編寫FIFO的讀寫接口邏輯單元代

2、碼。最后用內(nèi)嵌邏輯分析儀采集了XINTF各信號線及FIFO各引腳的數(shù)據(jù)，驗證了該并行通信方式的可行性?！　　娟P(guān)鍵詞】DSPFPGAXINTFFIFO并行通信　　1引言為了充分發(fā)揮“教學(xué)點數(shù)字教育資源全覆蓋”項目設(shè)備的作用，我們不僅把資源運用于課堂教學(xué)，還利用系統(tǒng)的特色欄目開展課外活動，對學(xué)生進(jìn)行安全教育、健康教育、反邪教教育等豐富學(xué)生的課余文化生活。為了確?！敖虒W(xué)點數(shù)字教育資源全覆蓋”項目設(shè)備正常使用，我校做到安裝、教師培訓(xùn)同步進(jìn)行。設(shè)備安裝到位后，中心校組織各學(xué)點管理人員統(tǒng)一到縣教師進(jìn)修學(xué)校進(jìn)行培訓(xùn)，熟悉系統(tǒng)的使用和維護?！　〖壜?lián)H橋型多電平逆變電路在高壓大功率

3、變流及交流傳動系統(tǒng)中有十分廣泛的應(yīng)用。但是在數(shù)字控制的實現(xiàn)中，單片DSP芯片提供的PWM路數(shù)有限。一個三相七電平級聯(lián)H橋型逆變電路就需要36路驅(qū)動脈沖，一片DSP上PWM脈沖數(shù)顯然不能滿足需要，而多片DSP并行工作又要考慮時鐘同步問題。因此多采用DSP+FPGA系統(tǒng)生成多路驅(qū)動脈沖，其中DSP負(fù)責(zé)采樣計算并定時發(fā)送多路脈寬數(shù)據(jù)到FPGA，F(xiàn)PGA產(chǎn)生多路三角載波并與脈寬數(shù)據(jù)實時比較生成SPWM波。實現(xiàn)該方法首要步驟是解決DSP與FPGA之間并行通信的問題。選用合適的DSP與FPGA芯片，構(gòu)建實驗平臺并設(shè)計并行通信方式，通過外部接口XINTF進(jìn)行通信，實現(xiàn)了DSP對

4、FPGA內(nèi)構(gòu)造的FIFO中數(shù)據(jù)的讀寫，并為基于DSP+FPGA的多電平逆變器驅(qū)動脈沖生成系統(tǒng)設(shè)計提供了依據(jù)?！　?總體結(jié)構(gòu)設(shè)計　　采用TI公司的TMS320F28335型32位浮點數(shù)字信號處理器與AlteraCycloneIII系列的EP3C5E144C8N型現(xiàn)場可編程門陣列，構(gòu)建通信系統(tǒng)。因為DSP與FPGA使用不同的時鐘信號，選擇在FPGA內(nèi)構(gòu)造FIFO進(jìn)行數(shù)據(jù)緩存，編寫FIFO讀寫程序，通過DSP的外部接口XINTF實現(xiàn)DSP與FPGA的并行通信，這一系統(tǒng)的硬件連接示意圖如圖1所示，各信號線的方向在圖中列出。DSP將區(qū)域0的片選信號線XZCS0、寫操作選通線

5、XWE0、讀操作選通線XRD、19位地址總線XA0～XA18、16位雙向數(shù)據(jù)總線XD0～XD15等信號線與FPGA的通用I/O口建立起連接。同時將FPGA的一個I/O引腳定義為中斷信號線連接至DSP的通用輸入/輸出引腳GPIO0，作為XINT2的中斷源，觸發(fā)DSP中斷?！　∈褂肅PU計時器0每秒產(chǎn)生定時中斷，DSP響應(yīng)該中斷，向FPGA中的FIFO中發(fā)送10個整型數(shù)，用來代表調(diào)制波脈寬等數(shù)據(jù)。FIFO寫滿10個數(shù)據(jù)后產(chǎn)生外部中斷信號XINT2給DSP，DSP響應(yīng)這個外部中斷，將之前寫入的10個數(shù)據(jù)讀出并寫到外擴RAM存儲器，讀出外擴RAM存儲器內(nèi)的數(shù)據(jù)，可以驗證D

6、SP寫入數(shù)據(jù)的正確性，從而實現(xiàn)DSP與FPGA兩種芯片的雙向并行通信。為了充分發(fā)揮“教學(xué)點數(shù)字教育資源全覆蓋”項目設(shè)備的作用，我們不僅把資源運用于課堂教學(xué)，還利用系統(tǒng)的特色欄目開展課外活動，對學(xué)生進(jìn)行安全教育、健康教育、反邪教教育等豐富學(xué)生的課余文化生活。為了確保“教學(xué)點數(shù)字教育資源全覆蓋”項目設(shè)備正常使用，我校做到安裝、教師培訓(xùn)同步進(jìn)行。設(shè)備安裝到位后，中心校組織各學(xué)點管理人員統(tǒng)一到縣教師進(jìn)修學(xué)校進(jìn)行培訓(xùn)，熟悉系統(tǒng)的使用和維護。　　3DSP與FPGA通信程序設(shè)計　　掌握TMS320F28335型DSP外部接口XINTF的工作時序及FIFO存儲器IP核的訪問方式是

7、實現(xiàn)DSP與FPGA通信的基礎(chǔ)。DSP的外部接口XINTF分為三個區(qū)域，分別是ZONE0、ZONE6、ZONE7。訪問這三個區(qū)域所指向的外部空間就像訪問DSP外擴RAM或FLASH存儲器一樣方便。三個區(qū)域?qū)?yīng)三個不同范圍的地址，有各自獨立的片選信號線。對某一區(qū)域訪問時，將相應(yīng)的地址送到地址線，該區(qū)域片選信號變?yōu)榈碗娖?，對該區(qū)域的訪問有效。每個XINTF區(qū)域的讀寫訪問時序都可以分成三個階段，建立、有效、跟蹤，每個階段的時間都可以配置，以滿足不同速度外部設(shè)備的時序要求。對XZCS0區(qū)域進(jìn)行寫操作時，XZCS0信號首先拉低，寫選通信號XWE0隨之拉低，數(shù)據(jù)送到數(shù)據(jù)總線X

8、D上；進(jìn)行