資源描述：
《基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計作者姓名胡桂彬?qū)W校導(dǎo)師姓名、職稱企業(yè)導(dǎo)師姓名、職稱申請學(xué)位類別邢孟道教授岳小軍高工工程碩士學(xué)校代碼分類號10701TN95學(xué)密號級1302121475公開西安電子科技大學(xué)碩士學(xué)位論文基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計作者姓名：胡桂彬領(lǐng)域：電子與通信工程學(xué)位類別：工程碩士學(xué)校導(dǎo)師姓名、職稱：邢孟道教授企業(yè)導(dǎo)師姓名、職稱：岳小軍高工學(xué)院：電子工程學(xué)院提交日期：2015年12月AParallelDesignBasedonHighPerformanceFPGAandMulti-coreDSPAthesissubmittedtoXIDIAN
2、UNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicsandCommunicationsEngineeringByHuGuibinSupervisor:XingMengdaoYueXiaojunDecember2015西安電子科技大學(xué)學(xué)位論文獨創(chuàng)性（或創(chuàng)新性）聲明秉承學(xué)校嚴(yán)謹(jǐn)?shù)膶W(xué)風(fēng)和優(yōu)良的科學(xué)道德，本人聲明所呈交的論文是我個人在導(dǎo)師指導(dǎo)下進行的研究工作及取得的研究成果。盡我所知，除了文中特別加以標(biāo)注和致謝中所羅列的內(nèi)容以外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果；也不包含為
3、獲得西安電子科技大學(xué)或其它教育機構(gòu)的學(xué)位或證書而使用過的材料。與我一同工作的同事對本研究所做的任何貢獻均已在論文中作了明確的說明并表示了謝意。學(xué)位論文若有不實之處，本人承擔(dān)一切法律責(zé)任。本人簽名：日期：西安電子科技大學(xué)關(guān)于論文使用授權(quán)的說明本人完全了解西安電子科技大學(xué)有關(guān)保留和使用學(xué)位論文的規(guī)定，即：研究生在校攻讀學(xué)位期間論文工作的知識產(chǎn)權(quán)屬于西安電子科技大學(xué)。學(xué)校有權(quán)保留送交論文的復(fù)印件，允許查閱、借閱論文；學(xué)校可以公布論文的全部或部分內(nèi)容，允許采用影印、縮印或其它復(fù)制手段保存論文。同時本人保證，結(jié)合學(xué)位論文研究成果完成的論文、發(fā)明專利等成果，署名單位為西安電子科技大學(xué)。保密的學(xué)位
4、論文在年解密后適用本授權(quán)書。本人簽名：導(dǎo)師簽名：日期：日期：摘要摘要海量數(shù)據(jù)實時處理是當(dāng)今信號處理領(lǐng)域迫在眉睫的任務(wù)，對于雷達信號處理系統(tǒng)，大數(shù)據(jù)實時處理亦是重中之重。傳統(tǒng)雷達信號處理系統(tǒng)由于自身限制，已無法滿足越來越高的處理性能要求。本文對當(dāng)前并行處理軟硬件技術(shù)進行剖析，設(shè)計一種基于高性能FPGA與多核DSP架構(gòu)的并行處理板卡，并研究其并行性。本文首先綜合分析板卡在并行處理能力方面的具體需求，根據(jù)需求進行主處理器芯片選型，選定TI公司最新多核DSPTMS320C6678與Xilinx公司Virtex-7系列高性能FPGAXC7VX690T，針對主處理器芯片提出板卡電源模塊、時鐘模塊
5、的具體設(shè)計以及相關(guān)外圍電路設(shè)計。其次，分析板卡處理器芯片間的并行性，探討與并行性密切相關(guān)的高速互聯(lián)技術(shù)SRIO、HyperLink和PCIe，通過并行數(shù)據(jù)流安排以及高速互聯(lián)技術(shù)實現(xiàn)處理器間并行設(shè)計。然后，介紹TMS320C6678及其多核同步機制，利用多核并行實現(xiàn)超長點數(shù)FFT為例來探討TMS320C6678的多核并行編程技術(shù)。最后，介紹Xilinx公司全新高層次綜合工具VivadoHLS，分析其并行優(yōu)化策略，利用VivadoHLS可以將C、C++、SystemC等高級編程語言算法直接轉(zhuǎn)化為RTL級代碼并在FPGA上實現(xiàn)。本文完成基于高性能FPGA與多核DSP架構(gòu)的并行處理板卡硬件設(shè)
6、計，并實現(xiàn)基于該板卡的軟件并行性分析。探討當(dāng)前主流的多核DSP并行編程技術(shù)，對超長點數(shù)FFT實現(xiàn)結(jié)果以及多核DSP并行性能進行分析。利用高層次綜合工具VivadoHLS實現(xiàn)對FPGA高效并行開發(fā)，以一個FIR濾波器為例，通過并行優(yōu)化指令，使其運算時間從186個時鐘周期提升到3個時鐘周期。關(guān)鍵詞：PFGA，DSP，HLS，并行論文類型：應(yīng)用基礎(chǔ)技術(shù)類I西安電子科技大學(xué)碩士學(xué)位論文IIABSTRACTABSTRACTMassdatareal-timeprocessingisanurgenttaskinsignalprocessingfield,anditisalsothemostimpo
7、rtantthinginradarsignalprocessingsystem.Traditionalradarsignalprocessingsystemhasbeenunabletomeetmoreandmorehighdemandsonperformance.Inviewofthissituation,aparallelprocessingboardbasedonhighperformanceFPGAandmulti-coreDSPhasbeende
