dsp教程1.緒論

《dsp教程1.緒論》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、嵌入式DSP軟件開(kāi)發(fā)1課程結(jié)構(gòu)內(nèi)容課時(shí)（H）第一章：緒論1第二章：數(shù)字信號(hào)處理介紹1.5第三章：TMS320C55x的硬件結(jié)構(gòu)4第四章：TMS320C55x的指令系統(tǒng)4第五章：集成開(kāi)發(fā)環(huán)境（CCS）2.5第六章：C語(yǔ)言程序設(shè)計(jì)3第七章：應(yīng)用程序設(shè)計(jì)4第八章：C55x的片上外設(shè)及編程8第九章：C55x應(yīng)用系統(tǒng)設(shè)計(jì)實(shí)例8教材介紹3第一章：緒論目標(biāo):本章旨在向?qū)W員簡(jiǎn)要介紹：1）DSP的基本概念時(shí)間：1學(xué)時(shí)2）DSP芯片簡(jiǎn)介教學(xué)方法：講授PPT3）DSP芯片產(chǎn)品簡(jiǎn)介41.1DSP的基本概念?DSP含義數(shù)字信號(hào)處理技術(shù)DigitalSignalProcessing數(shù)字信號(hào)處理的理論

2、和算法數(shù)字信號(hào)處理器DigitalSignalProcessor實(shí)現(xiàn)數(shù)字信號(hào)信號(hào)處理算法的微處理器芯片51.1DSP的基本概念?典型數(shù)字信號(hào)處理系統(tǒng)框圖輸入抗混疊濾微處平滑輸出A/DD/A波理器濾波抗混疊濾波器和A/D轉(zhuǎn)換器把來(lái)自現(xiàn)實(shí)世界的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，再由微處理器對(duì)其進(jìn)行數(shù)字化處理，得到的輸出信號(hào)經(jīng)D/A和平滑濾波器轉(zhuǎn)換成模擬信號(hào)送回現(xiàn)實(shí)世界。61.1DSP的基本概念?微處理器的選擇：?通用微型計(jì)算機(jī)（PC機(jī)）優(yōu)點(diǎn)：編程容易，便于實(shí)現(xiàn)；缺點(diǎn)：速度慢，成本高，難以進(jìn)行實(shí)時(shí)信號(hào)處理和嵌入式應(yīng)用。?普通單片機(jī)優(yōu)點(diǎn)：成本低；缺點(diǎn)：性能差，速度慢。?專(zhuān)用集成電路ASIC

3、優(yōu)點(diǎn)：速度高，大規(guī)模生產(chǎn)時(shí)成本低；缺點(diǎn)：開(kāi)發(fā)成本高，通用性差。?DSP處理器針對(duì)數(shù)字信號(hào)處理技術(shù)設(shè)計(jì)的芯片，靈活、高速、便于嵌入式應(yīng)用。71.1DSP的基本概念?術(shù)語(yǔ)解釋?zhuān)盒盘?hào)：指某種變化的物理量，從中可以傳輸并提取所需的信息，因而信號(hào)是傳輸信息的載體。數(shù)字信號(hào)處理：利用計(jì)算機(jī)或?qū)Ｓ锰幚碓O(shè)備，以數(shù)字形式對(duì)信號(hào)進(jìn)行采集、變換、濾波、估值、增強(qiáng)、壓縮、識(shí)別等處理，以得到符合人們需求的信號(hào)形式。81.2DSP芯片簡(jiǎn)介?DSP芯片的發(fā)展歷史第一階段，DSP的雛形階段（1980年前后）1978年AMI公司生產(chǎn)出第一片DSP芯片S2811。1979年美國(guó)Intel公司發(fā)布了商用可編程

4、DSP器件Intel2920,由于內(nèi)部沒(méi)有單周期的硬件乘法器，使芯片的運(yùn)算速度、數(shù)據(jù)處理能力和運(yùn)算精度受到了很大的限制。運(yùn)算速度大約為單指令周期200~250ns，應(yīng)用領(lǐng)域僅局限于軍事或航空航天部門(mén)。第二階段，DSP的成熟階段（1990年前后）TI公司的TMS32010，它是該公司的第二代DSP器件,采用了CMOS制造工藝，其存儲(chǔ)容量和運(yùn)算速度成倍提高，為語(yǔ)音處理、圖像硬件處理技術(shù)的發(fā)展奠定了基礎(chǔ)。第三階段，DSP的完善階段（2000年以后）DSP在硬件結(jié)構(gòu)上更適合數(shù)字信號(hào)處理的要求，能進(jìn)行硬件乘法和單指令濾波處理，單指令周期為80～100ns。TI公司的TMS320C2

5、0。91.2DSP芯片簡(jiǎn)介?DSP芯片的發(fā)展現(xiàn)狀（1）制造工藝。所需設(shè)計(jì)的外圍電路越來(lái)越少，成本、體積和功耗不斷下降。（2）存儲(chǔ)器容量。片內(nèi)程序和數(shù)據(jù)存儲(chǔ)器達(dá)到幾十K，片外程序和存儲(chǔ)器可擴(kuò)展到16M*48bit和4G*40bit以上。（3）內(nèi)部結(jié)構(gòu)。均采用多總線(xiàn)、多處理單元和多級(jí)流水線(xiàn)結(jié)構(gòu)。（4）運(yùn)算速度。指令周期從400ns縮短到10ns以下，相應(yīng)速度從2.5MIPS提高到2000MIPS以上。（5）高度集成化。集濾波、A/D、D/A、ROM、RAM和DSP內(nèi)核于一體。（6）運(yùn)算精度和動(dòng)態(tài)范圍。字長(zhǎng)從8位增加到64位，累加器的長(zhǎng)度也增加到40位。（7）開(kāi)發(fā)工具。具有較完

6、善的軟件和硬件開(kāi)發(fā)工具。101.2DSP芯片簡(jiǎn)介?DSP芯片的發(fā)展趨勢(shì)（1）DSP的內(nèi)核結(jié)構(gòu)將進(jìn)一步改善。多通道結(jié)構(gòu)和單指令多重?cái)?shù)據(jù)（SIMD）、特大指令字組（VLIM）將在新的高性能處理器中占主導(dǎo)。（2）DSP和微控制器的融合。微控制器是一種執(zhí)行智能定向控制任務(wù)的通用微處理器；DSP芯片具有高速的數(shù)字信號(hào)處理能力，兩者結(jié)合可簡(jiǎn)化設(shè)計(jì)，加速產(chǎn)品開(kāi)發(fā)，減小PCB體積，降低功耗和成本。（3）DSP和高檔CPU的融合。在DSP中融入高檔CPU的分支預(yù)示和動(dòng)態(tài)緩沖技術(shù)，具有結(jié)構(gòu)規(guī)范、利于編程和不用進(jìn)行指令排隊(duì)的特點(diǎn)，使DSP性能大幅度提高。（4）DSP和FPGA的融合。可實(shí)現(xiàn)寬帶

7、信號(hào)處理，大大提高信號(hào)的處理速度。（5）實(shí)時(shí)操作系統(tǒng)RTOS與DSP的結(jié)合。（6）DSP的并行處理結(jié)構(gòu)。（7）功耗越來(lái)越低。111.2DSP芯片簡(jiǎn)介?DSP芯片的特點(diǎn)（1）采用哈佛結(jié)構(gòu)。（2）采用多總線(xiàn)結(jié)構(gòu)。（3）采用流水線(xiàn)結(jié)構(gòu)。（4）配有專(zhuān)用的硬件乘法－累加器。（5）具有特殊的尋址方式和指令。（6）支持并行指令操作。（7）硬件配置強(qiáng)，具有較強(qiáng)的接口功能。（8）支持多處理器結(jié)構(gòu)。121.2DSP芯片簡(jiǎn)介?DSP芯片的分類(lèi)（1）按照數(shù)據(jù)格式的不同，DSP芯片可以劃分為定點(diǎn)DSP芯片和浮點(diǎn)DSP芯片。（2）按照字長(zhǎng)大小的不同，DS