實驗1 應用quartusii完成基本組合電路設計new

《實驗1 應用quartusii完成基本組合電路設計new》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。

1、實驗1應用QuartusII完成基本組合電路設計一、實驗目的：熟悉QuartusⅡ的Verilog文本設計流程全過程，學習簡單組合電路的設計、仿真和硬件測試。二、實驗內容1：首先利用QuartusⅡ完成2選1多路選擇器（課本例3-3）的文本編輯輸入(mux21a.v)和仿真測試等步驟，給出圖1所示的仿真波形。最后在實驗系統(tǒng)上進行硬件測試，驗證本項設計的功能。圖1mux21a功能時序波形modulemux21a(a,b,s,y);inputa,b,s;outputy;assigny=(s?a:b);endmodule2、將此多路選擇器看成是一個元件mux21a，利用元件例化語

2、句描述圖2（或書93頁圖3-29），并將此文件放在同一目錄中。圖2含2選1多路選擇器的模塊modulemuxk(a1,a2,a3,s0,s1,outy);inputa1,a2,a3;inputs0,s1;outputouty;wiretmp;mux21au1(.a(a2),.b(a3),.s(s0),.y(tmp));mux21au2(.a(a1),.b(tmp),.s(s1),.y(outy));endmodule按步驟對上例分別進行編譯、綜合、仿真。并對其仿真波形作出分析說明。3、引腳鎖定以及硬件下載測試：選擇目標器件是EP1C6，建議選實驗電路模式5（附錄文件：GW4

3、8EDA-SOPC主系統(tǒng)使用說明中圖7）。用鍵1(PIO0，引腳號為1)控制s0；用鍵2(PIO1，引腳號為2)控制s1；a3、a2和a1分別接clock5(引腳號為16)、clock0(引腳號為93)和clock2(引腳號為17)；輸出信號outy仍接揚聲器spker(引腳號為129)。通過短路帽選擇clock0接256Hz信號，clock5接1024Hz，clock2接8Hz信號。最后進行編譯、下載和硬件測試實驗（通過選擇鍵1、鍵2，控制s0、s1，可使揚聲器輸出不同音調）。如下圖所示。mux21a實驗的引腳約束和下載Muxk實驗的引腳約束三、實驗報告：根據(jù)以上的實驗內

4、容寫出實驗報告，包括程序設計、軟件編譯、仿真分析、硬件測試和詳細實驗過程；給出程序分析報告、RTL圖、仿真波形圖及其分析報告。