基于fpga的soc設(shè)計(jì)與驗(yàn)證

《基于fpga的soc設(shè)計(jì)與驗(yàn)證》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、密級(jí)：學(xué)校代碼：10075分類(lèi)號(hào)：學(xué)號(hào)：20141259工程碩士學(xué)位論文基于FPGA的SOC設(shè)計(jì)與驗(yàn)證學(xué)位申請(qǐng)人：趙宇乾導(dǎo)師：彭英才教授學(xué)位類(lèi)別：工程碩士學(xué)科專(zhuān)業(yè)：集成電路工程授予單位：河北大學(xué)答辯日期：二〇一六年六月ClassifiedIndex:Code:10075U.D.CNO:20141259ADissertationfortheDegreeofM.ScienceAdesignandverificationofSOCbasedonFPGACandidate:ZhaoyuqianSupervisor:Prof.PengYing-caiTutor:Lect.ShiJian-yingA

2、cademicDegreeAppliedfor:MasterofEngineeringSpecialty:IntegratedCircuitEngineeringUniversity:HebeiUniversityDateofOralExamination:June,2016河北大學(xué)學(xué)位論文獨(dú)創(chuàng)性聲明：本人鄭重聲明所呈交的學(xué)位論文，是本人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作？。＞盡我所知，非余了文中特別加＾１標(biāo)注和致謝的地方外，及取得的研究成果［論文中不包含其他人已經(jīng)發(fā)表或撰寫(xiě)的研究成果，也不包含為獲得河北大學(xué)或其他教育機(jī)構(gòu)的學(xué)位或證書(shū)所使用過(guò)的材料一。與我同工作的同志對(duì)本研究

3、所做的任何Ｉ貢獻(xiàn)均已在論文中作了明確的說(shuō)明并表示了致謝。日期私作者簽名：：年＾月日學(xué)位論文使用授權(quán)聲明本人完全了解河北大學(xué)有關(guān)保留、使用學(xué)位論文的規(guī)定：，即學(xué)校有權(quán)保留。并向國(guó)家有關(guān)部口或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱、學(xué)?？晒颊撐牡娜炕虿糠謨?nèi)容，可Ｗ采用影印縮印或其他復(fù)制手段保存論文。本學(xué)位論文屬于１、，在日解密后適用本。保密□年月授權(quán)聲明＂２、不保密因。＂＂（請(qǐng)?jiān)谏舷鄳?yīng)方格內(nèi)打Ｖ）保護(hù)知識(shí)產(chǎn)權(quán)聲明本人為申請(qǐng)測(cè)扶學(xué)學(xué)位所提交的題目為違導(dǎo)巧飾滿如Ｃ；鉛滲拉的學(xué)位論文，是我個(gè)人在導(dǎo)師指導(dǎo)并與導(dǎo)師合作

4、下取得的研究成果，研究工作及取得的研究成果是在河北大學(xué)所提供的研究經(jīng)費(fèi)及導(dǎo)師的研究經(jīng)費(fèi)資助下完成的。本人完全了解并嚴(yán)格遵守中華人民共和國(guó)為保護(hù)知識(shí)產(chǎn)權(quán)所制定的各項(xiàng)法律、行政法規(guī)及河北大學(xué)的相關(guān)規(guī)定。本人聲明如下：本論文的成果歸河北大學(xué)所有，未經(jīng)征得指導(dǎo)教師和河北大學(xué)的書(shū)面同意和授權(quán)，本人保證不任何形式公開(kāi)和傳播科研成果和科研工作內(nèi)容。如果違反本聲明，本人愿意承擔(dān)相應(yīng)法律責(zé)任。聲明人；將杳＾日期；＞／《年＾月（１日作導(dǎo)者師鑲簽名名：為《葦日其巧：心／（年＿（月片日：香＾遠(yuǎn)才日期；心；／（年＾月Ｋ日摘要摘要SOC(System-on-Chi

5、p)稱(chēng)為系統(tǒng)級(jí)芯片，也稱(chēng)為片上系統(tǒng)，是一個(gè)有專(zhuān)用功能的集成電路，它包括完整系統(tǒng)和嵌入軟件。SOC可以充分利用已有的設(shè)計(jì)積累,顯著地提高了ASIC的設(shè)計(jì)能力,因此發(fā)展非常迅速,引起了工業(yè)界和學(xué)術(shù)界的關(guān)注，SOC隨之成為集成電路發(fā)展的必然趨勢(shì)，因此準(zhǔn)確高速的設(shè)計(jì)SOC的方法是SOC設(shè)計(jì)的迫切需要。首先，本論文介紹了FPGA的概念和組成部分，介紹了SOC和CPU的發(fā)展歷程和發(fā)展前景，給出了SOC的設(shè)計(jì)背景和設(shè)計(jì)流程。其次，本論文針對(duì)自頂向下的設(shè)計(jì)一個(gè)SOC應(yīng)用了一種準(zhǔn)確的分析方法，即潛伏期分析方法，并且提出了一種高速的實(shí)現(xiàn)方法，即全流水線實(shí)現(xiàn)方法；并敘述了有限狀態(tài)機(jī)理論；在設(shè)計(jì)過(guò)程中應(yīng)用了TP

6、（TicksProcesscharts）圖和SFM(SequentialMachineFlow)表的設(shè)計(jì)方法；應(yīng)用這些理論方法完成了一個(gè)片上系統(tǒng)的架構(gòu)設(shè)計(jì)，CPU的架構(gòu)設(shè)計(jì)；完成CPU的指令系統(tǒng)設(shè)計(jì)，并對(duì)取指周期和路徑，執(zhí)行周期和路徑，進(jìn)行了精確的潛伏期分析；同時(shí)指令系統(tǒng)加入中斷進(jìn)入序列和中斷返回指令RTI的潛伏期分析，給片上系統(tǒng)加入了中斷功能。最后，論文采用verilogHDL語(yǔ)言進(jìn)行片上系統(tǒng)和CPU各個(gè)模塊的設(shè)計(jì),板上系統(tǒng)SOB的架構(gòu)設(shè)計(jì)和各個(gè)模塊的設(shè)計(jì)，設(shè)計(jì)了流水燈和菲薄納契序列（Fibonacci）的算法流程圖,用匯編語(yǔ)言進(jìn)行編寫(xiě)。Modelsim對(duì)流水燈和菲薄納契序列（Fibo

7、nacci）進(jìn)行仿真驗(yàn)證，然后將設(shè)計(jì)好的板上系統(tǒng)下板，流水燈的正常運(yùn)行和菲薄納契序列（Fibonacci）的正確運(yùn)算證明設(shè)計(jì)的SOC的架構(gòu)和CPU的指令系統(tǒng)是符合要求的，在流水燈運(yùn)行的同時(shí)可以進(jìn)行菲薄納契序列（Fibonacci）的正確運(yùn)算證明中斷系統(tǒng)是符合要求的。關(guān)鍵詞FPGACPU片上系統(tǒng)有限狀態(tài)機(jī)IAbstractAbstractSOC(on-Chip-System)whichisknownasthesystemlevelch