基于uvm的顯示控制輸入模塊驗證平臺的設(shè)計與實現(xiàn)

《基于uvm的顯示控制輸入模塊驗證平臺的設(shè)計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、■ＨＨ、子．？－ＩＩ若拭．Ｈｉｖ＾＾ｉ｜Ｈ｜ｊ巧聲毛寺巧狄＊參碩±學(xué)位論文胃磯圓基于ＵＶＭ的顯示控制輸入模塊驗證平臺的設(shè)計與實現(xiàn)＾１．１作者姓名呂品Ｉ學(xué)校導(dǎo)師脫Ｖ職賴包軍棘副教授Ｉ企業(yè)導(dǎo)隱名、職賴張酸窩工ＩＳ＾ｍ申請學(xué)位類別工語碩古Ｉ圖＇１９．１西安電子科技大學(xué)學(xué)位論文獨創(chuàng)性（或創(chuàng)新性）聲明秉承學(xué)校嚴(yán)謹?shù)膶W(xué)風(fēng)和優(yōu)良的科學(xué)道德，本人聲明所呈交的論文是我個人在導(dǎo)師指導(dǎo)下進行的研究工作及取得的研究成果ｔｌ標(biāo)注和致謝。盡我所知，除了文中特別加ｉ中所羅列的內(nèi)容臥外，論文中不包

2、含其他人已經(jīng)發(fā)表或撰寫過的研究成果；也不包含一為獲得西安電子科技大學(xué)或其它教育機構(gòu)的學(xué)位或證書而使用過的材料。與我同工作的同事對本研究所做的任何貢獻均己在論文中作了明確的說明并表示了謝意。一學(xué)位論文若有不實之處，本人承擔(dān)切法律責(zé)任。：本人簽名，受。日期：從＾Ｗ擇西安電子撇大學(xué)關(guān)于論文使用授權(quán)的說明本人完全了解西安電子科技大學(xué)有關(guān)保留和使用學(xué)位論文的規(guī)定，目Ｐ：研巧生在校攻讀學(xué)位期間論文工作的知識產(chǎn)權(quán)屬于西安電子科技大學(xué)。學(xué)校有權(quán)保留送交論文的復(fù)印件，允許查閱、借閱論文，；學(xué)校可公布論文的全部或部分內(nèi)容允許采用影印文、、縮印或其它

3、復(fù)制手段保存論文。同時本人保證，結(jié)合學(xué)位論文研究成果完成的論發(fā)保密明專利等成果，署名單位為西安電子科技大學(xué)。本人簽的學(xué)位論文在＿年解密后適用本授權(quán)書。名；ｎ忘＞導(dǎo)師簽名：＾日期；Ｗ７．＾■／日期：學(xué)校代碼10701學(xué)號1311122851分類號TN4密級公開西安電子科技大學(xué)碩士學(xué)位論文基于UVM的顯示控制輸入模塊驗證平臺的設(shè)計與實現(xiàn)作者姓名：呂品領(lǐng)域：軟件工程學(xué)位類別：工程碩士學(xué)校導(dǎo)師姓名、職稱：包軍林副教授企業(yè)導(dǎo)師姓名、職稱：張駿高工學(xué)院：微電子學(xué)院提交日期：2016年1月Testbenchdesignandimplementatio

4、nforvideoinputmoduleofdisplaycontrolbasedonUVMverificationmethodologyAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinSoftwareEngineeringByLvPinSupervisor:BaoJunLinAssociateProfessorZhangJunSeniorEngineerJanuary2016摘要摘要隨著芯片功能集成度越來越高，面對眾多集成的IP，前期IP

5、RTL級功能驗證對保證整個芯片設(shè)計正確性以及縮短設(shè)計周期所發(fā)揮的作用越來越顯著。然而，傳統(tǒng)的驗證方法，由于其結(jié)構(gòu)的擴展性和復(fù)用性較差，劣勢已愈顯突出，而以SystemVerilog語言為基礎(chǔ)，結(jié)合先進的驗證思想已經(jīng)成為驗證方法學(xué)研究的主流方向。在這些驗證方法學(xué)當(dāng)中，UVM驗證方法學(xué)以其較高的可擴展和可復(fù)用性而被IC設(shè)計公司廣泛采用。圖形處理器（GPU）的顯示控制輸入模塊的主要功能是通過VGA接口接收輸入的視頻數(shù)據(jù)，處理有效視頻數(shù)據(jù)后發(fā)送至存儲控制模塊進行緩存，隨后顯示控制輸出模塊讀取視頻數(shù)據(jù)，進行處理并輸出顯示。采用傳統(tǒng)直接驗證法驗證顯示控制輸入模塊時，難以對實際工作中的幀數(shù)

6、據(jù)和故障進行有效的建模，并且對驗證結(jié)果正確性分析非常復(fù)雜。此外，采用傳統(tǒng)直接驗證法驗證效率較低，而且驗證覆蓋率難以保證。因此，為了提高驗證覆蓋率、縮短驗證工作周期，采用更先進的驗證方法非常有必要。針對上述問題，本論文基于UVM驗證方法學(xué)理論規(guī)劃顯示控制輸入模塊驗證方案，搭建基于UVM的驗證環(huán)境。本驗證平臺重新設(shè)計平臺架構(gòu)，增加與display_env并列的cpu_env環(huán)境，該環(huán)境用來在仿真開始時配置DUT以及參考模型中相關(guān)寄存器的初始值。驗證組件較通用UVM驗證組件有眾多的功能優(yōu)化和增加，在事物級建模方面，實現(xiàn)三種TLM建模，分別用于激勵產(chǎn)生，寄存器初始值配置以及數(shù)據(jù)對比；

7、在vi_driver中，使用任務(wù)實現(xiàn)按TV或VESA時序驅(qū)動數(shù)據(jù)；在vi_modle中，利用SystemVerilog語言編寫YCbCr轉(zhuǎn)RGB函數(shù)，TV時序轉(zhuǎn)VESA時序函數(shù)以及行緩沖錯誤處理函數(shù)等，從而實現(xiàn)RTL功能完全模擬；在vi_scoreboard中，實現(xiàn)非同步對比，誤差容錯機制以及對比結(jié)果出錯停止功能。驗證過程中完整地提取顯示控制輸入模塊功能點，實現(xiàn)抽象事物級建模，編寫大量復(fù)雜的sequence和覆蓋率收集代碼，從而實現(xiàn)對該模塊的功能點完全仿真驗證。驗證過程共找到多處RTL功能錯誤，最終使其