基于fpga動(dòng)態(tài)局部可重構(gòu)技術(shù)的雷達(dá)定時(shí)器設(shè)計(jì)

《基于fpga動(dòng)態(tài)局部可重構(gòu)技術(shù)的雷達(dá)定時(shí)器設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、？■－Ｉ；‘，■＂■：玉．？＇＇１■申■■？？．Ｉ．．毛各種成Ａ著ＣＨＩＮＡＵＮＩＦＥＬＥＣＴＲＯＮＩＣＳＣＩＥＮＣＥＡＮＤＴＥＣＨＮＯＬＯＧＹＯＦＩＶＥＲＳＴＹＯ專(zhuān)業(yè)學(xué)位碩±學(xué)位論文ＩＭＡＳＴＥＲＴＨＥＳＩＳＦＯＲＰＲＯＦＥＳＳＩＯＮＡＬＤＥＧＲＥＥ＾．；．？■／．：；：．：＾／：：；＾＼Ｖ—Ｉ‘＇．論文題目．基于ＦＰＧＡ動(dòng)態(tài)局部可重構(gòu)技術(shù)的雷達(dá)定時(shí)器設(shè)ｉ十專(zhuān)業(yè)學(xué)位類(lèi)別工程碩壬學(xué)號(hào)

2、２０１１５１０２０１１８化者姓名吳文博指導(dǎo)教師趙志欽教授ＩＩ？１，＞分類(lèi)號(hào)密級(jí)注1UDC學(xué)位論文基于FPGA動(dòng)態(tài)局部可重構(gòu)技術(shù)的雷達(dá)定時(shí)器設(shè)計(jì)（題名和副題名）吳文博（作者姓名）指導(dǎo)教師趙志欽教授電子科技大學(xué)成都王建寧高級(jí)工程師中電錦江成都（姓名、職稱(chēng)、單位名稱(chēng)）申請(qǐng)學(xué)位級(jí)別碩士專(zhuān)業(yè)學(xué)位類(lèi)別工程碩士工程領(lǐng)域名稱(chēng)電子與通信工程提交論文日期2016.05.06論文答辯日期2016.06.02學(xué)位授予單位和日期電子科技大學(xué)2016年06月23日答辯委員會(huì)主席評(píng)閱人注1：注明《國(guó)際十進(jìn)分類(lèi)法UDC》的類(lèi)號(hào)。DES

3、IGNOFRADARTIMERBASEDONFPGALOCALDYNAMICRECONFIGURATIONTECHNOLOGYAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MasterofEngineeringAuthor:WuWenboAdvisor:ZhaoZhiqinSchool:SchoolofElecrtonicEngineering獨(dú)創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作。及取得的

4、研究成果據(jù)我所知，除了文中特別加標(biāo)注和致謝的地方夕ｈ，論文中不包含其他人已經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究成果，也不包含為獲得電子科技大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書(shū)而使用過(guò)的材料。與我一同工作的同志對(duì)本研究所做的任何貢獻(xiàn)均己在論文中作了明確的說(shuō)明并表示謝意。／作者簽名：日期；年月和日論文使用授權(quán)本學(xué)位論文作者完全了解電子科技大學(xué)有關(guān)保留、使用學(xué)位論文的規(guī)定，有權(quán)保留并向國(guó)家有關(guān)部口或機(jī)構(gòu)送交論文的復(fù)印件和磁盤(pán)，允許論文被查閱和借閱。本人授權(quán)電子科技大學(xué)可レッ將學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可

5、采用影印、縮印或掃描等復(fù)制手段保存、匯編學(xué)位論文。（保密的學(xué)位論文在解密后應(yīng)遵守此規(guī)定）作者簽名：文Ｍ導(dǎo)師簽名：ｖ／日期：＞／年月？苗２日摘要摘要在雷達(dá)系統(tǒng)中，雷達(dá)定時(shí)器是非常關(guān)鍵的組成部分。在數(shù)字信號(hào)處理技術(shù)快速發(fā)展的現(xiàn)今，雷達(dá)定時(shí)器也在普遍使用數(shù)字信號(hào)處理技術(shù)。而現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)在雷達(dá)定時(shí)器中的廣泛應(yīng)用，使得FPGA在雷達(dá)定時(shí)器中也占據(jù)了重要地位。利用具有可重配置特性的現(xiàn)場(chǎng)可編輯門(mén)陣列FPGA可以花費(fèi)較少的時(shí)間開(kāi)發(fā)出較大安全系數(shù)、較高穩(wěn)定性的電子設(shè)備。在雷達(dá)定時(shí)器中應(yīng)用FPGA的動(dòng)態(tài)局部可重構(gòu)技

6、術(shù)，不但可以縮短設(shè)備的開(kāi)發(fā)周期、保證系統(tǒng)的安全可靠性能，而且能提高雷達(dá)定時(shí)器設(shè)計(jì)輸出脈沖的穩(wěn)定性，其硬件在重新構(gòu)建方面也有自身特點(diǎn)。該論文主要研究?jī)?nèi)容是通過(guò)對(duì)動(dòng)態(tài)局部重構(gòu)技術(shù)對(duì)FPGA設(shè)計(jì)重新配置，實(shí)現(xiàn)雷達(dá)定時(shí)設(shè)備的開(kāi)發(fā)，其內(nèi)容含有FPGA原理研究與流程開(kāi)發(fā)，深入分析FPGA配置原理，研究分析了主流的FPGA動(dòng)態(tài)重構(gòu)設(shè)計(jì)方法，并深入分析雷達(dá)定時(shí)器的工作原理，提出一種基于動(dòng)態(tài)自重構(gòu)系統(tǒng)的實(shí)現(xiàn)雷達(dá)定時(shí)器的設(shè)計(jì)方案。在方案設(shè)計(jì)中，充分運(yùn)用基于部分可重構(gòu)方法的原理及設(shè)計(jì)思想，基于已有的邏輯層面之上，把設(shè)計(jì)程序進(jìn)行進(jìn)一步簡(jiǎn)化，使雷達(dá)定時(shí)器可實(shí)現(xiàn)局

7、部動(dòng)態(tài)再次構(gòu)建。再其實(shí)現(xiàn)過(guò)程之中，把其當(dāng)作主要研究主體，合理運(yùn)用實(shí)例總結(jié)出來(lái)的設(shè)計(jì)方案用于雷達(dá)定時(shí)器開(kāi)發(fā)，構(gòu)建可依賴(lài)的模型動(dòng)態(tài)局部體系，證實(shí)該方案的實(shí)用性。研究主要從以下幾個(gè)方面展開(kāi)：(1)本文首先調(diào)研了和論述了局部動(dòng)態(tài)重構(gòu)技術(shù)在雷達(dá)定時(shí)器上運(yùn)用的背景和意義；(2)本文FPGA器件為主要研究對(duì)象，同時(shí)對(duì)基于SRAM的FPGA的設(shè)計(jì)過(guò)程、基本內(nèi)部結(jié)構(gòu)、邏輯結(jié)構(gòu)、動(dòng)態(tài)重構(gòu)原理及數(shù)據(jù)配置過(guò)程進(jìn)行了研究。(3)最后對(duì)在基于FPGA局部動(dòng)態(tài)重構(gòu)技術(shù)的雷達(dá)定時(shí)器進(jìn)行了研究，并完成該構(gòu)架下的設(shè)計(jì)方案。在該設(shè)計(jì)方案下，對(duì)局部重構(gòu)的布局方式、重構(gòu)過(guò)程中的

8、時(shí)隙控制進(jìn)行了研究，提出了解決方法。本課題的研究成果為FPGA重構(gòu)技術(shù)在容錯(cuò)技術(shù)、雷達(dá)信號(hào)處理、數(shù)據(jù)分析、雷達(dá)波速調(diào)度等方案的應(yīng)用打下一定基礎(chǔ)，具有一定參考價(jià)值。關(guān)鍵詞：可編程邏輯控制器，動(dòng)態(tài)局部可重構(gòu)技術(shù)