cmos集成電路設計基礎

《cmos集成電路設計基礎》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。

1、CMOS集成電路設計基礎－數字集成電路基礎對邏輯門的基本要求1）魯棒性（用靜態(tài)或穩(wěn)態(tài)行為來表示）靜態(tài)特性常常用電壓傳輸特性（VTC）來表示即輸出與輸入的關系），傳輸特性上具有一些重要的特征點。邏輯門的功能會因制造過程的差異而偏離設計的期望值。（2）噪聲容限：芯片內外的噪聲會使電路的響應偏離設計的期望值（電感、電容耦合，電源與地線的噪聲）。一個門對于噪聲的敏感程度由噪聲容限表示。可靠性―數字集成電路中的噪聲噪聲來源：（1）串擾（2）電源與地線噪聲（3）干擾（4）失調應當區(qū)分：（1）固定噪聲源（2）比例噪聲源浮空節(jié)點比由低阻抗電壓源驅動的

2、節(jié)點更易受干擾設計時總的噪聲容限分配給所預見的噪聲源高電平噪聲容限低電平噪聲容限最低輸入高電平（VIHmin）最低輸出高電平（VOHmin）最高輸入低電平（VILmax）最高輸出低電平（VOLmax）高電平噪聲容限(NMH)＝VOHmin－VIHmin低電平噪聲容限(NML)＝VILmax－VOLmax理想邏輯門Ri=∞Ro=0Fanout=∞NMH=NML=VDD/2（3）邏輯門的“單向性”：輸出電平的變化不應出現在任何一個輸入上但實際情況在輸出與輸入之間總有反饋。（如密勒效應）（4）邏輯門的扇出（Fan-out)和邏輯門的扇入（F

3、an-in）（5）邏輯門的面積與復雜性（集成度與速度）（6）動態(tài)性能（由動態(tài)或瞬態(tài)響應來決定）上升時間、下降時間（tr，tf）傳播時間（tPHL，tPLH，tP）一個門的傳播時間與扇出和扇入數有關測量門的延時可以用環(huán)型振蕩器電路（一般至少五級反相器）實際電路的最高工作頻率比環(huán)振測得的低50-100倍延時的定義環(huán)型振蕩器（7）邏輯門的功耗瞬時功耗:p(t)=v(t)i(t)=Vsupplyi(t)峰值功耗:Ppeak=Vsupplyipeak平均功耗:功率延時積功率延時積（PDP）=E=每操作消耗的能量=Pav×tp能量延時積能量延時積

4、（EDP）=門的品質（度量）因子=E×tp功（熱）耗對設計的要求：功耗影響設計：封裝、冷卻、電源線尺寸、電源容量、集成度功耗影響電路的可行性、成本、可靠性。峰值功耗（確定電源線尺寸）、平均功耗（確定冷卻、對電池要求）動態(tài)功耗（翻轉功耗）、靜態(tài)功耗（漏電功耗）傳播延時與功耗的關系：功耗延時積、能量延時積一階RC電路的延時tp=ln(2)τ=0.69RC這一模型可以用來模擬反相器延時一階RC電路的能耗MOS開關及CMOS傳輸門單管MOS開關NMOS單管開關NMOS單管開關電路如圖所示，CL為負載電容，UG為柵電壓，設“1”表示UG=UDD

5、，“0”表示UG=0(接地)。(a)電路；(b)等效開關；(c)傳輸特性(1)當UG=“0”(接地)時，NMOS管截止(開關斷開)，輸出Uo=0。(2)當UG=“1”(UDD)時，NMOS管導通(開關合上)，此時視Ui的大小分兩種情況：①UiUG-UTH，輸入端溝道被夾斷，此時若Uo初始值小于(UG-UTH)，則輸出端溝道存在，NMOS管導通，溝道電流對C

6、L充電，Uo上升。但隨著Uo上升，溝道電流逐漸減小，當Uo升至(UG-UTH)時，輸出端溝道也被夾斷，導致NMOS管截止，從而使輸出電壓Uo維持在(UG-UTH)不變。若此時Ui=UG=UDD，則輸出電壓Uo為Uo=UG-UTH=Ui-UTH=UDD-UTHPMOS單管開關PMOS單管開關電路如圖所示，其襯底接UDD。(1)當UG=“１”(接UDD，高電平)時，PMOS管截止，開關斷開，Uo=0。(2)當UG=“0”(接地，低電平)時，PMOS管導通，視Ui的大小不同，也分兩種情況：①Ui=“1”(UDD)時，輸入端溝道開啟導通，

7、電流給CL充電，Uo上升，輸出端溝道也開啟，開關整個接通，有Uo=Ui=“1”②Ui=“0”(低電平)時，輸入端溝道被夾斷，此時要維持溝道導通，則輸出端溝道開啟，輸出電壓Uo必須比UG高一個PMOS管的閾值電壓

8、UTHP

9、。因此，當傳輸輸入為0的信號時，輸出同樣存在所謂的“閾值損失”，即Uo=

10、UTHP

11、(a)電路；(b)等效開關當開關控制電壓(UG)使MOS管導通時，NMOS、PMOS傳輸信號均存在閾值損失，只不過NMOS發(fā)生在傳輸高電平時，而PMOS發(fā)生在傳輸低電平時。下圖給出了閾值損失的波形示意圖。CMOS傳輸門根據NMOS和

12、PMOS單管開關的特性，將其組合在一起形成一個互補的CMOS傳輸門，這是一個沒有閾值損失的理想開關。CMOS傳輸門電路CMOS傳輸門電路如圖所示，NMOS管和PMOS管的源極、漏極接在一起，NMOS襯底接地，PMOS襯底