altiumdesignerfpga設計指導altiumdesigner基于fpga嵌入式系統(tǒng)設計

altiumdesignerfpga設計指導altiumdesigner基于fpga嵌入式系統(tǒng)設計

ID:36203179

大?。?.40 MB

頁數(shù):38頁

時間:2019-05-07

altiumdesignerfpga設計指導altiumdesigner基于fpga嵌入式系統(tǒng)設計_第1頁
altiumdesignerfpga設計指導altiumdesigner基于fpga嵌入式系統(tǒng)設計_第2頁
altiumdesignerfpga設計指導altiumdesigner基于fpga嵌入式系統(tǒng)設計_第3頁
altiumdesignerfpga設計指導altiumdesigner基于fpga嵌入式系統(tǒng)設計_第4頁
altiumdesignerfpga設計指導altiumdesigner基于fpga嵌入式系統(tǒng)設計_第5頁
資源描述:

《altiumdesignerfpga設計指導altiumdesigner基于fpga嵌入式系統(tǒng)設計》由會員上傳分享,免費在線閱讀,更多相關內容在教育資源-天天文庫。

1、嵌入式系統(tǒng)設計教程AltiumDesigner一種全新的,在FPGA上實現(xiàn)系統(tǒng)開發(fā)的設計平臺1基于FPGA的硬件設計以下我們將結合一個實例來簡要介紹一下如何在AltiumDesigner上實現(xiàn)一個完整的嵌入式系統(tǒng)設計過程。首先:創(chuàng)建一個新的FPGA工程1.選擇菜單FileNewFPGAProject,在工程欄中將會顯示新建的FPGA工程名,選擇菜單FileSaveProject,在對話框中修改工程名稱Test,然后Save。在工程欄中選擇FileView選項,在工程中將會列出所有屬于當前工程的文件。圖1工程欄----創(chuàng)建FPGA工程2基于FPGA的硬件設計2.選擇菜

2、單FileNewSchematic,保存原理圖,命名為Test.schdoc。圖2工程欄----創(chuàng)建原理圖3基于FPGA的硬件設計3、接下來在原理圖中完成硬件的設計。在這個實例中,將會用到基于51的處理器內核、RAM存儲器、上電時序控制、異或門、Nexus協(xié)議接口等FPGA工程器件。AltiumDesigner的器件均可以在FPGA集成庫中找到,單擊窗口右側的libraries一欄,選定設計中需要的器件,并拖拽到原理圖中。圖3集成庫4基于FPGA的硬件設計器件名稱所在的FPGA集成庫TSK51A_DFPGAProcessors.IntLibRAMS_8x1KFPGAM

3、emories.IntLibCLOCK_BOARDFPGANanoBoardPort-Plugin.IntLibTEST_BUTTONFPGANanoBoardPort-Plugin.IntLibLEDFPGANanoBoardPort-Plugin.IntLibNEXUS_JTAG_CONNECTFPGANanoBoardPort-Plugin.IntLibNEXUS_JTAG_PORTFPGAGeneric.IntLibOR2N1SFPGAGeneric.IntLibFPGA_STARTUPxFPGAPeripherals.IntLib設計中所用到的器件及器件所在集成

4、庫參見下表5基于FPGA的硬件設計4.將所有器件按下圖所示放置好圖4放置器件6基于FPGA的硬件設計圖5連接器件5.使用工具欄工具按下圖進行連接,圖示中用紅色標識的部分可以將不同總線寬度的端口連接在一起。將兩設置成[9..0]7基于FPGA的硬件設計6.新建VHDL文件,選擇菜單FileNewVHDLDocument,保存為Test1.VHDL圖6新建VHDL文件8基于FPGA的硬件設計7.在VHDL文檔界面下輸入VHDL語言:LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYTest1ISPORT(D:INstd_logic_

5、vector(7downto0);Q:OUTstd_logic_vector(7downto0));endTest1;ArchitectureRTLOFTestISBeginProcess(D)BeginCaseDIs9基于FPGA的硬件設計whenX“00"=>Q<=X"00";whenX“01"=>Q<=X"01";whenX“02"=>Q<=X"02";whenX“03"=>Q<=X"03";whenX“04"=>Q<=X"05";whenX“05"=>Q<=X"07";whenX“06"=>Q<=X"0B";whenX“07"=>Q<=X"10";whenX“08

6、"=>Q<=X"17";10基于FPGA的硬件設計whenX“09"=>Q<=X"20";whenX“0A"=>Q<=X"2E";whenX“0B"=>Q<=X"41";whenX“0C"=>Q<=X"5C";whenX“0D"=>Q<=X"81";whenX“0E"=>Q<=X"B6";whenothers=>Q<=X"FF";EndCase;EndProcess;EndRTL;11基于FPGA的硬件設計結果如圖7所示圖7VHDL輸入12基于FPGA的硬件設計8.在原理圖編輯界面下,選擇菜單DesignCreateSheetSymbolFromSheet,然后在彈出的

7、窗口中選擇Tset1.VHDL,然后點擊OK。見圖8圖8將VHDL產(chǎn)生圖表符13基于FPGA的硬件設計生成如圖9所示的圖表符,圖9將VHDL產(chǎn)生圖表符14基于FPGA的硬件設計9.按圖10將圖表符連接好圖10連接圖表符15基于FPGA的硬件設計10.給各元件加上標注,選擇菜單ToolsAnnotatequiet…,在彈出的對話框中選擇ok,原理圖中的元件就自動排列完成了。圖11自動標注元件16基于FPGA的硬件設計11.添加配置文件,選擇ProjectConfigurationManager…,在彈出的窗口(圖14)的左下

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。