fpga_quartusii學習

《fpga_quartusii學習》由會員上傳分享，免費在線閱讀，更多相關內容在學術論文-天天文庫。

1、EDA技術試驗講義一、試驗目的通過試驗課的學習要求掌握QuartusII和Modelsim軟件的安裝和使用，并且通過使用現(xiàn)在流行的EDA軟件能夠進行簡單的數(shù)字邏輯設計。二、軟件安裝1、QuartusII開發(fā)軟件安裝雙擊setup.exe進行軟件安裝，安裝完成后，點擊ToolseLicenseSetup進行l(wèi)icense指定。2、Modelsim模擬器安裝點擊Modelsim安裝文件setup.exe，按照提示進行軟件安裝。軟件安裝完后進行環(huán)境變量設置：Win2000和XP系統(tǒng)中需要設置的是環(huán)境變量。以WindowsXP為例，你可打開我的電腦屬性，高級選項，單擊環(huán)境變量，就會出現(xiàn)如下畫面：圖

2、1.1列在上面的是用戶變量，下面的是環(huán)境變量，建議在用戶變量欄設置較好。欄內有兩項，一項是變量，一項是值?？梢钥吹剿皇菍in98下的格式中的set和=去掉了，其它并沒有不同：在變量欄中填入變量名稱，如LM_LICENSE_FILE、SYNPLICITY_LICENSE_FILE，再在值一欄中輸入完整路徑和license文件名就搞定了！如果EDA軟件在安裝時沒有生成設置變量欄，則可以點擊新建按鈕，按照上述格式輸入就行了。三、電路仿真在完成了電路的設計和測試文件的撰寫之后（以ALU設計為例進行）：1、在QuartusII軟件中建立項目：在File選項中選擇建立新項目，按照軟件提示進行，并選

3、擇FLEX器件型號為EPF10K10LC84－4。在第三方工具中可以選擇EDA仿真工具為Modelsim（也可以不用Modelsim而使用QuartusII自帶的仿真工具）如下圖所示：10圖2.11、添加設計輸入：在File表單中添加設計文件如下圖所示：圖2.2或者通過點擊FileeNeweDeviceDesignFile創(chuàng)建HDL文件進行設計輸入。2、編譯：點擊ProcessingeStartCompilation進行編譯。3、靜態(tài)時序分析如下圖所示觀察靜態(tài)時序分析的結果。圖2.3105、進行仿真點擊FileeNeweOtherFiles創(chuàng)建VectorWaveformFile（波形文件

4、）。選擇View>UtilityWindows>NodeFinder。在Filter中選擇Pins:all，然后點擊list后，選擇信號添加進波形文件中。手動輸入數(shù)據(jù)后，點擊ProcessingeStartSimulation。進行仿真可以在仿真設定中選擇功能仿真（Functional）或時序仿真（Timing）。6、編程下載在仿真完成后，將驗證正確的電路下載到指定的器件中，就可以進行電路的硬件測試。打開下載窗口ToolsàOpenProgrammer后設置JTAG鏈如下圖所示：圖2.4然后進行下載如下所示：圖2.5107、利用Moelsim進行功能仿真使用QuartusII軟件自帶的仿真

5、軟件進行功能和時序仿真時，需要手工加入波形文件，比較麻煩?？梢圆捎玫谌椒抡婀ぞ哌M行仿真。在ModelSim中建立Project。如圖2.1所示，點擊FileeNeweProject，得到CreateProject的彈出窗口，如圖3.2所示。在ProjectName欄中填寫你的項目名字如：myalu，建議和你的頂層文件名字一致。ProjectLocation是你的工作目錄，你可通過Brose按鈕來選擇或改變。DefaultLibraryName可以采用工具默認的work。圖3.1圖3.2a)添加文件到project下：ModelSim會自動彈出AddItemstotheproject窗口，

6、如圖3.3所示。選擇AddExistingFile后，根據(jù)相應提示將文件加到該Project中。圖3.3b)編譯：10編譯（包括源代碼和庫文件的編譯）。編譯可點擊CompileeCompileAll來完成。a)裝載文件：如圖3.4，雙擊myalu_tb庫進行裝載。圖3.4b)仿真：如圖3.5添加信號到仿真波形中。圖3.5在命令窗口中輸入仿真命令run5us，如圖3.6所示：圖3.610仿真波形圖3.7所示：圖3.7a)波形信號的保存：有時，在波形窗口內拖放了較多的信號，可以保存起來以便以后調入。在wave窗口，F(xiàn)ile->Saveformat，保存成*.do文件。以后需要調入時，在mode

7、lsim主窗口命令行內執(zhí)行：do*.do即可。8、利用Modelsim進行時序仿真在功能仿真的基礎上加入時延文件“.sdf”文件的仿真就是時序仿真。優(yōu)點是：比較真實的反映邏輯的時延與功能，缺點是速度比較慢，如果邏輯比較大，那么需要很長的時間。在這里仿真以Altera的器件為例。利用經(jīng)過綜合布局布線的網(wǎng)表和具有時延信息的反標文件進行仿真，可以比較精確的仿真邏輯的時序是否滿足要求。為了利用Modelsim進行時序仿真，需要在