資源描述：
《CMOS VLSI電路的功耗分析及低功耗設(shè)計研究》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、CMOSVLSI電路的功耗分析及低功耗設(shè)計研究摘要隨著集成電路特征線寬的持續(xù)縮小以及芯片密度和工作頻率的相應(yīng)增加低功耗已經(jīng)成為亞微米和深亞微米VLSI/ULSI集成電路設(shè)計中的一個主要考慮因素對功耗分析方面來講主要是最大功耗和平均功耗兩個方面的估計問題從低功耗設(shè)計概念上來說功耗主要指平均功耗隨著功耗作為除面積和速度之外的第三個主要設(shè)計因素設(shè)計空間在更多的約束下進一步擴展在這些約束下在芯片流片之前進行功耗的估計(包括平均功耗和最大功耗)顯的非常重要另外在設(shè)計的高抽象等級上進行功耗估計對功耗預(yù)算來說也是
2、非常重要的本論文的工作主要分成兩個部分一部分是CMOSVLSI的功耗分析技術(shù)研究另一部分是CMOS電路低功耗設(shè)計方面的探討在功耗分析技術(shù)研究中首先我們研究了CMOS電路的延遲建模介紹了四種電路分析中常用的延遲模型后引入了一種統(tǒng)計延遲模型該模型考慮了電路在實際生產(chǎn)和使用中的對電路延遲的影響這些延遲模型的介紹為功耗估計技術(shù)的研究提供了基礎(chǔ)由于VLSI電路過高的瞬間功耗會降低電路的可靠性和性能隨著當今VLSI設(shè)計的高可靠性要求就要求在CMOSVLSI電路的綜合過程中進行最大功耗估計CMOS電路的最大功耗估
3、計問題是目前功耗估計研究中的一個熱點因此本文就對門級電路的最大功耗估計技術(shù)進行了研究在自動測試向量產(chǎn)生技術(shù)概念的起發(fā)下我們首次將遺傳算法技術(shù)引入到電路的最大功耗估計應(yīng)用中按照由易到難的原則從零延遲模型組合電路開始研究了基于遺傳算法的CMOS電路最大功耗估計技術(shù)并將該技術(shù)逐步推廣到零延遲模型的時序電路固定延遲模型下的組合和時序電路統(tǒng)計延遲模型下的組合電路和時序電路同時大量的仿真表明我們提出的算法與現(xiàn)有的Mento-Carlo方法相比具有速度快估計效果好的特點針對CMOS電路的平均功耗估計我們采用自適應(yīng)
4、信號處理的概念來處理通過仿真得到功耗信息引入最小平方估計技術(shù)研究了一種基于最小平方估計算法的統(tǒng)計技術(shù)來估計平均功耗最小平方估計克服了Mento-Carlo技術(shù)中的收斂性問題同時不用假設(shè)任何輸入的分布特性這種方法是無偏估計采用了點估計技術(shù)得到了快收斂及高精度的估計結(jié)果接下來按照基于分析的低功耗設(shè)計流程主要論述了近幾年來出現(xiàn)的應(yīng)用在功耗建模功耗估計及優(yōu)化的新技術(shù)主要集中在軟件級行為級RT級上在CMOS電路低功耗設(shè)計方面研究了低功耗高速算術(shù)單元晶體管級實現(xiàn)因為當前許多數(shù)字系統(tǒng)中如數(shù)字信號處理圖象和視頻信號
5、處理和微處理器中都大量I的使用算術(shù)操作加減乘和乘加是最常用的算術(shù)操作例子并且這些算術(shù)單元往往位于關(guān)鍵路徑上且操作頻繁因此對低功耗高速算術(shù)單元的研究很有使用價值我們研究了所有算術(shù)模塊的最基本單元1-bit全加器單元提出了一種新的低電壓低功耗1-bit全加器的結(jié)構(gòu)在該全加器結(jié)構(gòu)的基礎(chǔ)上提出了一種結(jié)構(gòu)化的低電壓低功耗加法器設(shè)計方法得到了多種新的加法器結(jié)構(gòu)并在高頻率下獲得了較好的功率-延遲特性最后研究了RSA算法的VLSI實現(xiàn)提出了兩種新的電路結(jié)構(gòu)由于新的RSA電路結(jié)構(gòu)結(jié)構(gòu)合理其關(guān)鍵路徑的延遲分別降低到了一
6、個全加器的延遲(基2RSA電路結(jié)構(gòu))和1.5個全加器延遲(基4RSA電路結(jié)構(gòu))因此新的RSA電路的系統(tǒng)時鐘可提高到300MHz以上同時改進了算法降低了算法的迭代次數(shù)提高了系統(tǒng)的數(shù)據(jù)吞吐率新提出的兩種RSA結(jié)構(gòu)實現(xiàn)的數(shù)據(jù)加解密速度是目前文獻中速度最快的(不使用中國余數(shù)定理)而且我們的結(jié)構(gòu)也可以應(yīng)用在中國余數(shù)定理實現(xiàn)RSA的結(jié)構(gòu)中同時這兩種結(jié)構(gòu)中的關(guān)鍵電路采用了前面提出的高速低功耗電路結(jié)構(gòu)并采用門控時鐘技術(shù)對模乘模塊中的兩個運算模塊即CSA模塊和CPA模塊在使用時打開時鐘而在空閑時則關(guān)閉時鐘降低了電路的
7、功耗綜合考慮我們的RSA電路結(jié)構(gòu)是高速低功耗且面積有效性好的結(jié)構(gòu)關(guān)鍵詞功耗分析功耗估計低功耗設(shè)計遺傳算法最小平方算法全加器RSAIIPowerAnalysisandLowPowerDesigninCMOSVLSIABSTRACTThegrowthintheuseofpersonalcomputing,wirelesscommunicationandportabledevices,hasincreasedtheneedforlowpower,highperformance,computeintensi
8、veVLSIcircuits.Thesesystemsoftenrequirecomputationssuchasvoice,videocompressionanddecompression,hand-writingrecognition,text/graphicprocessing,etc.Anothercrucialfactoristhatexcessivepowerconsumptionputsanupperboundonthenumberoftransisto
