關(guān)于PCI9054調(diào)試應(yīng)用的幾點經(jīng)驗總結(jié)

關(guān)于PCI9054調(diào)試應(yīng)用的幾點經(jīng)驗總結(jié)

ID:38641788

大?。?6.60 KB

頁數(shù):3頁

時間:2019-06-16

關(guān)于PCI9054調(diào)試應(yīng)用的幾點經(jīng)驗總結(jié)_第1頁
關(guān)于PCI9054調(diào)試應(yīng)用的幾點經(jīng)驗總結(jié)_第2頁
關(guān)于PCI9054調(diào)試應(yīng)用的幾點經(jīng)驗總結(jié)_第3頁
資源描述:

《關(guān)于PCI9054調(diào)試應(yīng)用的幾點經(jīng)驗總結(jié)》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、關(guān)于PCI9054調(diào)試應(yīng)用的幾點經(jīng)驗總結(jié)2010-11-2611:35595人閱讀評論(0)收藏舉報最近一直在弄PCI9054,現(xiàn)在基本上已經(jīng)弄完了,寫點經(jīng)驗總結(jié):我用的PCI9054+FPGA的板子,首先說說制版上的注意問題,我沒有畫過板,是我們一位上司在畫,但是中間跟他一起發(fā)現(xiàn)和解決了一些問題,還是有點感觸。板子設(shè)計中:1、PCI時鐘線,論壇上有人說PCICLK時鐘線要足夠長,大約在1500mil±100mil,我一直不知道原因,后來我們一個老師點撥了我們說是,想這種并行線,每根數(shù)據(jù)數(shù)據(jù)線的值達到的時間不一樣,因此只

2、能靠時鐘沿來將他們同步,如果你太短,時鐘很快就來了,但是有些數(shù)據(jù)線信號還沒有到來,那么就會造成并行數(shù)據(jù)的紊亂。聽了覺得有道理,具體是不是這回事有待考證。2、TEST引腳,這是一個測試引腳,當他有效的時候,按數(shù)據(jù)手冊上說的,除了一個usero/..../引腳之外,其他的引腳都將掛起,事實上就是9054不工作。論壇上有人說,在調(diào)試過程中,TEST腳需要先拉高才能在開機的時候進入操作系統(tǒng)的界面,之前我們設(shè)計的那塊板子也是這種情況,板子插上去,但是開機在Bios檢測的時候,在屏幕的左上角總是顯示一個光標,進入不了系統(tǒng),我以為是這

3、個原因,因為我們板子的TEST腳是懸空的。后來照那樣做了,發(fā)現(xiàn)確實可以進入系統(tǒng),但是其他問題依然存在。后來仔細一想也是,既然TEST拉高是讓9054不工作,在開機的時候我不插板子,等到PC機啟動之后我再插板子,豈不是一樣。(當時覺得自己好SB?。。?、EEPROM的EDI/O腳,數(shù)據(jù)手冊上說了,如果沒有EEPROM,那么這個腳需要拉低,9054以寄存器默認值進行啟動。如果有EEPROM,不管是空白還是已經(jīng)寫入數(shù)據(jù),都應(yīng)該將其拉高。(后面這點數(shù)據(jù)手冊上沒有說,是在論壇上看到的)之前我們的板子出現(xiàn)的問題是,板子開機進入系統(tǒng)后

4、插入,能找到設(shè)備,但是發(fā)現(xiàn)寄存器的值并不是EEPROM里面的值,而是寄存器默認值,而且本地配置寄存器的很多值都不能用PLXMon進行設(shè)置。因為我們的板子這個引腳直接連接到9054,沒有拉高,但是后來拉高了,問題依然存在,所以究竟需不需要拉高,還有待考證。4、本地時鐘線,LCLK,之前對于這個時鐘一直有個誤區(qū),現(xiàn)在看來真的很SB,居然會認為這個時鐘是由9054提供的,因為之前買了塊板子做實驗,用FPGA編程的時候這個引腳是輸入的,所以一直沒有仔細看它提供的原理圖。其實PCI9054是有兩個時鐘域,一個是PCI端的時鐘域,這

5、個時鐘是固定的,PCI協(xié)議規(guī)范要求的33MHz,也是一個輸入時鐘,由PCIBus端的主設(shè)備提供;另外一個是Local端的時鐘域,這個時鐘是用戶自己選擇的,但是數(shù)據(jù)手冊上說最大支持50MHz,不知道這個限制究竟是由什么決定,個人感覺是因為PCI9054內(nèi)的數(shù)據(jù)FIFO決定,因為在各種傳輸方式下的FIFO都是16個(forLocal——>PCI)或者32個Lword(forPCI------>Local),按33和50的最大公約數(shù)來計算,就是每從本地端寫入50個Lword,PCI端取走33個Lword,然后還剩下17個Lwo

6、rd在FIFO,這樣的話,就有可能導(dǎo)致FIFO會滿。這只是我的個人理解,我也沒有試過高于50M的,也不知道會出現(xiàn)什么問題,比較疑惑的是,如果高于50M的話,也可以用插入內(nèi)部等待的方式來平衡FIFO兩端的速率問題。5、本地字節(jié)使能信號LBE[3:0]#,本來按數(shù)據(jù)手冊上說的,當他們都有效是表示本地為32位總線,而且是低電平有效,但是我們那塊板子不知道為什么把它通過4k7的電阻拉高了,而且在PCITarget以及PCIDMA方式下,也就是9054作為本地總線的主機時,并沒有因為他們拉高了而出現(xiàn)什么異常,這點讓我很疑惑。后來我

7、用PCIInitiator方式配置9054內(nèi)部寄存器時,卻發(fā)現(xiàn),能從9054中把寄存器的值讀出來,但是缺寫不進去。后來在論壇上找到了一位大哥,他提醒了我,當我把它們拉低后,發(fā)現(xiàn),數(shù)據(jù)果然聽話的寫進了寄存器,心中那個爽呀,呵呵,當然要謝謝那位大哥了。6、論壇上也有人問過第5點中描述的問題,但是他們說最終解決時得益于那個WAIT信號,有的說開始沒連,后來連了問題解決,有的說連了沒置為無效,也就是拉高,后來拉高了問題解決,我的WAIT信號是一直拉高的,也沒試過拉低后是否會出現(xiàn)那種問題。好啦,先說說這板子設(shè)計的6點吧,以后再說說

8、關(guān)于編程的......

當前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。