懸浮與上拉,開(kāi)漏與推挽電路分析

《懸浮與上拉,開(kāi)漏與推挽電路分析》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、1.1.1懸浮輸入與上拉輸入懸浮輸入與上拉輸入是兩種輸入方式，不同之處在于上拉輸入時(shí)，引腳內(nèi)部有個(gè)上拉電阻。當(dāng)引腳懸空時(shí)，上拉輸入的引腳電平是確定的，即高電平；而懸浮輸入則不同，它的電平是不確定的，即使外部的一個(gè)很小的信號(hào)都會(huì)使其發(fā)生改變。上拉輸入最典型的應(yīng)用就是外部按鍵，當(dāng)按鍵未按下時(shí)，我們要保證它是高電平，當(dāng)按鍵按下時(shí)才被拉低；而懸浮輸入的典型應(yīng)用就是模數(shù)轉(zhuǎn)換，外部的任何一個(gè)小信號(hào)都要經(jīng)過(guò)A/D采樣轉(zhuǎn)換為數(shù)字信號(hào)。1.1.2開(kāi)漏輸出與推挽輸出1.開(kāi)漏輸出說(shuō)開(kāi)漏輸出之前，我們先來(lái)看看什么是集電極開(kāi)路輸出。

2、圖Error!Notextofspecifiedstyleindocument.1集電極開(kāi)路集電極開(kāi)路輸出的結(jié)構(gòu)圖如圖Error!Notextofspecifiedstyleindocument.1所示，三極管Q1的集電極就是單片機(jī)的I/O口，什么都不接，所以叫做集電極開(kāi)路。當(dāng)控制端輸入為“0”時(shí)，三極管Q2截止，及集電極與發(fā)射機(jī)之間斷開(kāi)，所以5V電壓通過(guò)R1接到Q1的基級(jí)，Q1導(dǎo)通，即相當(dāng)于管腳直接接地；當(dāng)控制端輸入“1”時(shí)，三極管Q2導(dǎo)通，Q1截止，輸出引腳與地之間斷開(kāi)。我們將圖Error!Note

3、xtofspecifiedstyleindocument.1簡(jiǎn)化為圖Error!Notextofspecifiedstyleindocument.2所示。圖Error!Notextofspecifiedstyleindocument.2集電極開(kāi)路簡(jiǎn)化圖圖Error!Notextofspecifiedstyleindocument.2中的開(kāi)關(guān)受軟件控制，“1”時(shí)斷開(kāi)，“0”時(shí)閉合。很明顯可以看出，當(dāng)開(kāi)關(guān)閉合時(shí)，輸出直接接地，所以輸出低電平。而當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)，則輸出端懸空，即引腳為高阻態(tài)。這時(shí)電平狀態(tài)未知

4、，如果后面一個(gè)電阻負(fù)載（即使很輕的負(fù)載）到地，那么輸出端的電平就被這個(gè)負(fù)載拉到低電平了，所以這個(gè)電路是不能輸出高電平的。圖Error!Notextofspecifiedstyleindocument.3帶上拉電阻的開(kāi)漏輸出圖Error!Notextofspecifiedstyleindocument.3中的10K電阻即是上拉電阻。當(dāng)開(kāi)關(guān)閉合，輸出管腳直接接地，輸出為低電平，當(dāng)開(kāi)關(guān)斷開(kāi)，電流經(jīng)過(guò)10K電阻流入負(fù)載，相當(dāng)于管腳輸出高電平。明白了集電極開(kāi)路，那么開(kāi)漏輸出就簡(jiǎn)單了，只要把三極管換成場(chǎng)效應(yīng)管即可，

5、這樣，集電極就變成了漏極，而原理分析是一樣的。開(kāi)漏輸出有這么幾個(gè)特點(diǎn)：(1)利用外部電路的驅(qū)動(dòng)能力，減少I(mǎi)C內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)上拉電阻到負(fù)載，IC內(nèi)部?jī)H需很小的柵極驅(qū)動(dòng)電流。(2)因?yàn)殚_(kāi)漏引腳不連接外部的上拉電阻時(shí)，只能輸出低電平，如果需要同時(shí)具備輸出高電平的功能，則需要接上拉電阻，很好的一個(gè)優(yōu)點(diǎn)是通過(guò)改變上拉電源的電壓，便可以改變傳輸電平。比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。（上拉電阻的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大，速度越

6、低功耗越小，所以負(fù)載電阻的選擇要兼顧功耗和速度。）(1)開(kāi)漏結(jié)構(gòu)提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來(lái)上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^(guò)外接上拉無(wú)源電阻對(duì)負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對(duì)延時(shí)有要求，則建議用下降沿輸出。(2)可以將多個(gè)開(kāi)漏輸出的引腳連接到一條線上。通過(guò)一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。2.推挽輸出我們同樣以三極管為例，來(lái)看看推挽輸出的結(jié)構(gòu)，如圖Error!Notex

7、tofspecifiedstyleindocument.4所示。圖Error!Notextofspecifiedstyleindocument.4推挽輸出輸入端由軟件控制，當(dāng)軟件寫(xiě)“1”時(shí)，輸入高電平，三極管Q1導(dǎo)通，Q2截止；當(dāng)軟件寫(xiě)“0”時(shí)，輸入低電平，三極管Q1截止，當(dāng)輸出端的電平高于0.7V時(shí)，Q2導(dǎo)通。我們可將上面電路圖簡(jiǎn)化為圖Error!Notextofspecifiedstyleindocument.5所示。圖Error!Notextofspecifiedstyleindocument.

8、5推挽輸出簡(jiǎn)化圖當(dāng)軟件寫(xiě)“1”時(shí)，開(kāi)關(guān)S1閉合，S2斷開(kāi)，VCC連接到引腳上，輸出高電平；當(dāng)軟件寫(xiě)“0”時(shí)，開(kāi)關(guān)S1斷開(kāi)，S2閉合，引腳接到GND，輸出低電平。