資源描述：
《晶圓級(jí)封裝技術(shù)的發(fā)展_戴錦文》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、中國(guó)集成電路產(chǎn)業(yè)發(fā)展CICChinalntegratedCircult晶圓級(jí)封裝技術(shù)的發(fā)展戴錦文（南通富士通微電子股份有限公司，江蘇南通，226006）摘要：晶圓級(jí)封裝（waferlevelpackage，WLP）具有在尺寸小、電性能優(yōu)良、散熱好、性價(jià)比高等方面的優(yōu)勢(shì)，近年來(lái)發(fā)展迅速。本文概述了WLP封裝近幾年的發(fā)展情況，介紹了它的工藝流程，得以發(fā)展的優(yōu)勢(shì)，并說(shuō)明了在發(fā)展的同時(shí)，存在著一些標(biāo)準(zhǔn)化、成本、可靠性等問(wèn)題，最后總結(jié)了WLP技術(shù)的發(fā)展趨勢(shì)及前景。關(guān)鍵詞：晶圓級(jí)封裝；綜述；可靠性；前景中圖分類號(hào)：TN602文
2、獻(xiàn)標(biāo)識(shí)碼：AThedevelopmentofWaferlevelpackageDAIJin-wen（NantongFujistuMicroelectronicsCo.,Ltd,Nantong226006,China）Abstract：Duetoitssmallsize,excellentheatdissipationandhighercostperformanceadvantages,WLP（waferlevelpackage）isdevelopingrapidlyinrecentyears.Therecentde
3、velopmentofWLPisoutlined,anditsprocessflow,de-velopmentadvantagesareintroduced.Atthesametime,therearesomeproblemssuchasstandardization,cost,relia-bilityandsoon.FinallytheWLPtechnologydevelopmenttrendandprospectsaresummarized.Keywords：Waferlevelpackage;review;r
4、eliability;prospect1介紹Package）、小外形封裝（SmallOutlinePackage）、引腳陣列封裝（PinGridArray）逐步走向焊球陣列封隨著半導(dǎo)體技術(shù)逐漸高密度化和高集成度化，裝（BallGridArray）、芯片尺寸封裝（ChipScale芯片信號(hào)的傳輸量與日俱增，引腳數(shù)逐漸增加，封裝Package）、倒裝（FlipChip）、三維封裝等新型封裝形式[1]?，F(xiàn)如今微電子產(chǎn)品的發(fā)展趨勢(shì)是高密度、低行業(yè)逐漸由傳統(tǒng)的雙列直插式封裝（DualIn-line22（總第200-201期）
5、2016·1-2·http：//www.cicmag.com中國(guó)集成電路CIC產(chǎn)業(yè)發(fā)展ChinalntegratedCircult成本，正是這些因素促進(jìn)了倒裝芯片、芯片尺寸封裝三維堆疊芯片恰恰滿足了這種發(fā)展趨勢(shì)，相比傳統(tǒng)以及晶圓級(jí)芯片尺寸封裝等的發(fā)展[2]。的集成電路封裝外形體積縮小了300%-400%，提高WLP（WaferLevelPackaging）又稱晶圓級(jí)尺寸了集成復(fù)雜度和IC性能[5]。封裝，已經(jīng)成為先進(jìn)封裝技術(shù)的重要組成部分。晶與傳統(tǒng)的封裝技術(shù)所不同的是，晶圓級(jí)封裝技圓級(jí)封裝的工藝流程（如圖1所示），
6、它是直接在晶術(shù)是先對(duì)整個(gè)晶圓進(jìn)行封裝測(cè)試之后再進(jìn)行切割而圓上進(jìn)行大多數(shù)或是全部的封裝、測(cè)試程序，然后再得到的單個(gè)成品芯片，而傳統(tǒng)的封裝技術(shù)是先切割進(jìn)行切割。WLP是以焊球陣列封裝為基礎(chǔ)，是一種晶圓，而后對(duì)其進(jìn)行封裝測(cè)試。經(jīng)過(guò)提高和改進(jìn)的芯片尺寸封裝。它實(shí)現(xiàn)了尺寸小、它的關(guān)鍵工藝技術(shù)是重布線技術(shù)（即RDL）和輕、便攜式手持設(shè)備的需求[3]。本文概述了WLP封裝焊料凸點(diǎn)制作工藝。晶圓級(jí)封裝方法的獨(dú)特在于封近幾年的發(fā)展情況，介紹了它的工藝流程，得以發(fā)展裝內(nèi)部沒(méi)有鍵合粘接工藝，充分體現(xiàn)了BGA、CSP的優(yōu)勢(shì)，并說(shuō)明了在發(fā)展
7、的同時(shí)，存在著一些可靠的技術(shù)優(yōu)點(diǎn)[6]。性、標(biāo)準(zhǔn)化等問(wèn)題，最后總結(jié)了WLP技術(shù)的發(fā)展趨勢(shì)及前景。圖2CuRDL圖重布線技術(shù)是在晶圓表面沉積金屬層和介質(zhì)層并形成相應(yīng)的金屬布線圖形，來(lái)對(duì)芯片的I/O端口進(jìn)行重新布局。這種RDL需要采用有機(jī)高分子材料PI（polyimide）和Al/Cu金屬化布線來(lái)將原在芯片四周的I/O焊盤重新布置成為面陣列分布形式。PI一直是高性能高分子材料的首選，應(yīng)用于鈍化膜、應(yīng)力緩沖膜等，可靠性測(cè)試結(jié)果較好[7]。如圖3所示，描述的是芯片外面鍵合區(qū)域到凸點(diǎn)焊重新布線的剖面圖。芯片外的鍵合點(diǎn)通過(guò)濺射
8、UBM，使新舊焊區(qū)布線相連，再通過(guò)光刻的方法實(shí)現(xiàn)電鍍區(qū)域的選擇。電鍍后剝離去掉光刻膠，然后圖1WLP的封裝工藝流程對(duì)焊料凸點(diǎn)間的UBM金屬層進(jìn)行刻蝕。最后經(jīng)過(guò)回流焊、熔化，這樣就形成了一個(gè)球型的凸點(diǎn)[8]。2工藝流程隨著技術(shù)的不斷發(fā)展成熟，為了迎合各種半導(dǎo)體新技術(shù)和新材料的需求，新型的微電子封裝技術(shù)將逐漸取代傳統(tǒng)的二維封裝技術(shù)，并將其具有的一些局限性去除，以
