功率器件簡要介紹

《功率器件簡要介紹》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在行業(yè)資料-天天文庫。

1、一功率半導體簡介功率半導體器件種類很多，器件不同特性決定了它們不同的應用范圍，常用半導體器件的特性如下三圖所示。目前來說，最常用的功率半導體器件為功率MOSFET和IGBT?？偟膩碚f，MOSFET的輸出功率小，工作頻率高，但由于它導通電阻大的緣故，功耗也大。但它的功耗隨工作頻率增加幅度變化很小，故MOSFET更適合于高頻場合，主要應用于計算機、消費電子、網(wǎng)絡通信、汽車電子、工業(yè)控制和電力設備領域。IGBT的輸出功率一般10KW~1000KW之間，低頻時功耗小，但隨著工作頻率的增加，開關損耗急劇上升，使得它

2、的工作頻率不可能高于功率MOSFET，IGBT主要應用于通信、工業(yè)、醫(yī)療、家電、照明、交通、新能源、半導體生產(chǎn)設備、航空航天以及國防等領域。圖1.1功率半導體器件的工作頻率范圍及其功率控制容量圖1.2功率半導體器件工作頻率及電壓范圍圖1.3功率半導體器件工作頻率及電流范圍二不同結構的功率MOSFET特性介紹功率MOSFET的優(yōu)點主要有驅動功率小、驅動電路簡單、開關速度快、工作頻率高，隨著工藝的日漸成熟、制造成本越來越低，功率MOSFET應用范圍越來越廣泛。我們下面主要介紹一些不同結構的MOSFET的特性。

3、VVMOSFET圖2.1VVMOS結構示意圖VVMOS采用各向異性腐蝕在硅表面制作V形槽，V形槽穿透P與N+連續(xù)擴散的表面，槽的角度由硅的晶體結構決定，而器件溝道長度取決于連續(xù)擴散的深度。在這種結構中，表面溝道由V形槽中的柵電壓控制，電子從表面溝道出來后鄉(xiāng)下流到漏區(qū)。由于存在這樣一個輕摻雜的漂移區(qū)且電流向下流動，可以提高耐壓而并不消耗表面的面積。這種結構提高了硅片的利用率，器件的頻率特性得到很大的改善。同時存在下列問題:1，V形槽面之下溝道中的電子遷移率降低；2，在V槽的頂端存在很強的電場，嚴重影響器件擊

4、穿電壓的提高；3，器件導通電阻很大；4，V槽的腐蝕不易控制，柵氧暴露，易受離子玷污，造成閾值電壓不穩(wěn)定，可靠性下降。VUMOSFET圖2.2VUMOS結構示意圖VUMOS的結構是基于VVMOS改進得到的。這里的的U槽是通過控制腐蝕V槽的兩個斜面剛進入N-漂移區(qū)但還未相交時停止腐蝕得到的，當這種結構的柵極施加正偏壓時，不僅在P型溝道區(qū)中會形成反型層，而且在柵極覆蓋的N-漂移區(qū)中還會產(chǎn)生積累層，于是源極電流均勻分配到漏極。適當選取柵極覆蓋的漂移區(qū)寬度，可大大減小導通電阻，同時避免V槽頂端強電場的產(chǎn)生。但是，V

5、UMOS的U槽同樣存在難于控制腐蝕、柵氧暴露的問題。VDMOSFET電壓控制型單極性器件，沒有電導調制效應，因而具有很高的開關速度，使其在高頻領域具有廣泛的應用。圖2.3普通VDMOS結構及耐壓區(qū)的電場分布示意圖一般功率半導體器件承受電壓靠的是耐壓區(qū)內(nèi)的反偏二極管。如圖VDMOS，當漏-源兩端加有電壓VDS，而柵-源電壓VGS小于MOSFET的閾值電壓時，VDMOS處于關斷狀態(tài)，VDS主要是由n型漂移區(qū)和p型源襯底區(qū)構成的反偏二極管承受。由于n型漂移區(qū)至少有一部分區(qū)域在外加電壓作用下耗盡，則耗盡之后帶正電

6、荷的電離施主發(fā)出的電力線全部往上到達p型襯底區(qū)，并被p區(qū)內(nèi)耗盡的電離受主的負電荷吸收。因此，最大電場在n與p交界處。當VDS足夠大時，n型漂移區(qū)被全耗盡。推導過程略，我們可以得到理想情形下Ron與VB的關系可以表示為：從該式可以看出，當器件的耐壓增加，則導通比電阻隨耐壓指數(shù)次的增加。這就是所謂的“硅極限”。VDMOS的這種特性嚴重限制了它在高耐壓領域的應用。由于VDMOS是縱向器件，有人提出一種改進結構，使其適應于平面工藝，如下。該結構漏極通過高摻雜埋層收集漏源電流，再通過高摻雜漏區(qū)由上表面引出。圖2.4

7、平面工藝VDMOS結構示意圖LDMOS圖2.5LDMOS結構示意圖LDMOS是一種雙擴散結構的功率器件。N-LDMOS的溝道是通過源極N型重摻雜和其下方的阱區(qū)P型輕摻雜的兩次擴散來形成的。離子注入完成之后還有一個高溫推進的過程。兩次擴散的橫向距離差決定了LDMOS的溝道長度，這種工藝所制造的MOS的溝道長度是固定的。在漏極和柵極之間還有一個輕摻雜的漂移區(qū)，漂移區(qū)的作用是為了提高LDMOS的擊穿電壓，漂移區(qū)的存在還在源極和漏極之間起到了緩沖的作用，對LDMOS的短溝道效應也有所改善。低耐壓和高耐壓LDMOS

8、的主要區(qū)別在于柵電極和漂移區(qū)的長度，一般來說，低耐壓LDMOS的柵電極覆蓋著整個漏源兩區(qū)之間的面積；而高耐壓LDMOS的柵電極距漏區(qū)N+邊緣必須要有一定的距離。如果該距離太小或者覆蓋了漏區(qū)，則漏源之間的擊穿電壓BVDS將會大幅度下降。圖2.6非對稱LDMOS的結構示意圖如上圖是源極與漏極不對稱的LDMOS結構，在源極沒有加入面積較大的漂移區(qū)結構，可以縮小器件面積，節(jié)約成本。圖2.7對稱LDMOS結構示意圖如上圖是源極與漏極對稱