寄存器和位移寄存器1

《寄存器和位移寄存器1》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、6.5.1寄存器和位移寄存器定義:在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。構(gòu)成:寄存器是由具有存儲功能的觸發(fā)器組構(gòu)成的。一個觸發(fā)器可以存儲1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個觸發(fā)器。分類:按照功能的不同，寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出等，十分靈活，用途廣泛。1.基本寄存器（P.279.）寄存器——存儲二進(jìn)制數(shù)碼的時序電路組

2、件——集成數(shù)碼寄存器74LSl75、74HC/HCT374內(nèi)部電路：原理：因為Qn﹢1＝D，所以無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3，就立即被送進(jìn)寄存器中，取代原有的數(shù)據(jù)，即有：2、移位寄存器移位寄存器——不但可以寄存數(shù)碼，而且每輸入1個脈沖，寄存器中的數(shù)碼可向左或向右移動1位。（1）右移寄存器（D觸發(fā)器組成的4位右移寄存器）特點(diǎn)：左觸發(fā)器輸出端直接接到右鄰觸發(fā)器的輸入端。設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼DI=1101，從高位到低位依次輸入。其狀態(tài)表如下：寄存器在4個移位脈沖作用下，輸入的4

3、位串行數(shù)碼1101全部存入了寄存器中。這種輸入方式稱為串行輸入方式。由于右移寄存器移位的方向為DI→Q0→Q1→Q2→Q3，即由低位向高位移動，所以又稱為上移寄存器。右移寄存器的時序圖：（2）左移寄存器特點(diǎn)：右觸發(fā)器輸出端反饋到左鄰觸發(fā)器的輸入端。（3）8位移位寄存器74LS164邏輯符號A、B——串行輸入數(shù)據(jù)端——異步清零端CP——移位脈沖輸入端QH～QA為輸出端3．雙向移位寄存器將右移寄存器和左移寄存器組合起來，并引入一控制端S便構(gòu)成既可左移又可右移的雙向移位寄存器，參見P.285.簡化圖6.5.7。其中，DSR為右移串行輸入端，DSL為左移串行輸入端。當(dāng)S=1時

4、，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現(xiàn)右移操作。當(dāng)S=0時，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實現(xiàn)左移操作。3、集成雙向移位寄存器7419474194為四位雙向移位寄存器。DSL和DSR分別是左移和右移串行輸入。D0、D1、D2和D3是并行輸入端。Q0和Q3分別是左移和右移時的串行輸出端，Q0、Q1、Q2和Q3為并行輸出端。74194的功能表（5種功能）：表6.5.4用途:數(shù)字測量、數(shù)字運(yùn)算、數(shù)字控制、分頻、產(chǎn)生節(jié)拍脈沖和脈沖順序等。定義:在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。組成:因為觸發(fā)器有兩個穩(wěn)定狀態(tài)，可用來表示二

5、進(jìn)制的兩個代碼，即一個觸發(fā)器就可構(gòu)成一個二進(jìn)制計數(shù)單元。所以，計數(shù)器就是一組觸發(fā)器按一定規(guī)律組成的數(shù)字電路。6.5.2計數(shù)器計數(shù)器二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器N進(jìn)制計數(shù)器加法計數(shù)器同步計數(shù)器異步計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器N進(jìn)制計數(shù)器······種類:（觀察4位二進(jìn)制自然進(jìn)位碼，悟——各位數(shù)的進(jìn)位規(guī)律?）Q3Q2Q1Q000000001001000110100010101100111100010011010101111001101111011111.二進(jìn)制計數(shù)器▲（1）異步4位二進(jìn)制加法計數(shù)器圖6.5.84個JK觸發(fā)器都

6、接成T′觸發(fā)器（）。每當(dāng)CP下降沿到來時，F(xiàn)F0的狀態(tài)翻轉(zhuǎn)1次；每當(dāng)Q0由1變0，F(xiàn)F1的狀態(tài)翻轉(zhuǎn)1次；每當(dāng)Q1由1變0，F(xiàn)F2的狀態(tài)翻轉(zhuǎn)1次；每當(dāng)Q2由1變0，F(xiàn)F3的狀態(tài)翻轉(zhuǎn)1次。①工作原理：c.由時序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，因而計數(shù)器也可作為分頻器。②用“觀察法”畫出該電路的時序圖和狀態(tài)圖。③分析并確認(rèn)邏輯功能:a.由Q3輸出則為16進(jìn)制計數(shù)器；b.并行輸出則為4位二進(jìn)制加法計數(shù)器;②典型異步4位集成二進(jìn)制加法計數(shù)器74LS197▲（2）同步（3位二進(jìn)制加法/減法）計數(shù)器（設(shè)計步驟）選用3個C

7、P下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。①狀態(tài)圖或狀態(tài)表輸出方程：時鐘方程：②選器件③寫方程④時序圖由時序圖可見:因JK觸發(fā)器是下降沿翻轉(zhuǎn)，故FF0每輸入一個脈沖翻轉(zhuǎn)一次,故應(yīng)有⑤確定電路結(jié)構(gòu)FF1在Q0=1時，在下一個CP下降沿到來時翻轉(zhuǎn)，故應(yīng)有FF2在Q0=Q1=1時，在下一個CP下降沿到來時翻轉(zhuǎn)，故應(yīng)有⑥畫電路圖同步3位二進(jìn)制加法計數(shù)器同步3位二進(jìn)制減法計數(shù)器總之，設(shè)計思路如下:①由于同步計數(shù)器中有同一時鐘脈沖輸入，因此，它們的翻轉(zhuǎn)就由其輸入脈沖的狀態(tài)決定，即觸發(fā)器應(yīng)該翻轉(zhuǎn)時，要滿足計數(shù)狀態(tài)的條件，不應(yīng)翻轉(zhuǎn)時，要滿足狀態(tài)不變