資源描述：
《《soc 設(shè)計(jì)方法與實(shí)現(xiàn)》實(shí)驗(yàn)報(bào)告》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、《SOC設(shè)計(jì)方法與實(shí)現(xiàn)》實(shí)驗(yàn)報(bào)告馬亮201111857劉家明2011118561實(shí)驗(yàn)時(shí)間：2011年11月19日—2011年12月15日2實(shí)驗(yàn)?zāi)康耐瓿梢粋€(gè)數(shù)字系統(tǒng)的VerilogHDL描述和利用EDA工具的VerilogHDL仿真綜合環(huán)境對(duì)這一描述進(jìn)行仿真并綜合，完整地從事一個(gè)數(shù)字VLSI系統(tǒng)的設(shè)計(jì)過程，理解和掌握現(xiàn)代集成電路的設(shè)計(jì)流程、硬件描述語言綜合理論等高層次設(shè)計(jì)方法以及它和物理實(shí)現(xiàn)之間的關(guān)系，鞏固在理論課階段學(xué)習(xí)的相關(guān)知識(shí)。3實(shí)驗(yàn)平臺(tái)代碼輸入工具:QuartusII功能仿真:ModelSi
2、mSE6.2b綜合工具：DC，SynplifyPro8.6.24實(shí)驗(yàn)內(nèi)容設(shè)計(jì)一個(gè)數(shù)字信號(hào)處理器系統(tǒng)，其功能為：在8位微控制器Intel8051的控制下對(duì)輸入信號(hào)進(jìn)行數(shù)字濾波處理并根據(jù)輸入數(shù)據(jù)的大小產(chǎn)生一組控制液晶板的顯示。系統(tǒng)框圖如下：Intel8051是微處理器；TH99CHLS是要實(shí)現(xiàn)的系統(tǒng)。Display是一個(gè)液晶顯示板。它包括三個(gè)顯示區(qū)：一個(gè)時(shí)間顯示區(qū)，一個(gè)數(shù)字顯示區(qū)和一個(gè)由16個(gè)小方塊組成的信號(hào)幅度顯示區(qū)。顯示面板為共陰極驅(qū)動(dòng)，接高電平時(shí)對(duì)應(yīng)的面板顯示，接低時(shí)面板消失。其結(jié)構(gòu)見下圖所示。
3、5：系統(tǒng)簡介和對(duì)應(yīng)的模塊劃分5.1:系統(tǒng)的整體工作過程：(1)在外部信號(hào)PEbar的控制下，芯片從端口in讀入一個(gè)八位數(shù)據(jù)。(2)在(1)中輸入的數(shù)據(jù)與微處理器給出的另一個(gè)八位數(shù)據(jù)進(jìn)行按位“與”操作。(3)在(2)中處理過的數(shù)據(jù)經(jīng)數(shù)字濾波后從端口out輸出。(4)TH99CHLS內(nèi)部產(chǎn)生一組時(shí)間信號(hào)，包括時(shí)和分，其格式為：(hh:mm)。這組時(shí)間信號(hào)的初值由微處理器給出，微處理器可以隨時(shí)對(duì)時(shí)間信號(hào)進(jìn)行修改。(5)送往液晶顯示板的信號(hào)有三組：a.(4)中產(chǎn)生的時(shí)間信號(hào)，經(jīng)七段譯碼后從端口hour和m
4、inute送出；b.(3)中經(jīng)數(shù)字濾波的信號(hào)，在轉(zhuǎn)換成十進(jìn)制并做七段譯碼后，百位經(jīng)端口d00，十位經(jīng)端口d10，個(gè)位經(jīng)端口d01送出；c.(3)中經(jīng)數(shù)字濾波的信號(hào)，在經(jīng)過壓縮后通過端口ap送出。5.2：數(shù)字濾波器數(shù)字濾波器的轉(zhuǎn)移函數(shù)為：濾波器的系數(shù)B0，B1，...，B6均由微處理器給出。微處理器可以根據(jù)需要修改這些系數(shù)。5.2:系統(tǒng)模塊說明和代碼說明：根據(jù)功能分析，將整個(gè)系統(tǒng)分為8個(gè)模塊。各個(gè)模塊對(duì)應(yīng)的源文件和功能描述如下表所示。模塊名稱對(duì)應(yīng)源文件功能說明decoderdecoder.v將四位二
5、進(jìn)制譯碼為LED顯示。輸入4bit，輸出為7bit直接驅(qū)動(dòng)顯示裝置，為組合邏輯。H2DH2D.v進(jìn)行16進(jìn)制到十進(jìn)制的轉(zhuǎn)換。輸入為8bit無符號(hào)數(shù)，輸出為百，十，個(gè)位數(shù)字(其中每個(gè)數(shù)字4bit位寬)，同樣為組合邏輯decoder_4X16decoder_4X164-16譯碼器，主要是將經(jīng)過y=sqrt(x)壓縮后的數(shù)據(jù)送至顯示設(shè)備。輸入4bit，輸出16bit，組合邏輯。sqrt_lutsqrt_lut.v主要實(shí)現(xiàn)y=sqrt(x)的運(yùn)算。主要是通過比較和查找表方式實(shí)現(xiàn)。輸入8bit，輸出4bit
6、。時(shí)序邏輯，一個(gè)時(shí)鐘周期。mul8b_shiftadd_fsmmul8b_shiftadd_fsm.v乘法器設(shè)計(jì)。通過移位加的方式實(shí)現(xiàn)。內(nèi)部通過狀態(tài)機(jī)實(shí)現(xiàn)。完成一次乘法需要8個(gè)時(shí)鐘周期timer_clktimer_clk.v時(shí)間時(shí)鐘模塊，主要是根據(jù)系統(tǒng)時(shí)鐘計(jì)算秒。通過計(jì)數(shù)器級(jí)聯(lián)的方式實(shí)現(xiàn)。filterfilter.v這是整個(gè)系統(tǒng)比較核心的部分。主要實(shí)現(xiàn)濾波器的設(shè)計(jì)和與微處理器的接口時(shí)序設(shè)計(jì)。接口需要三態(tài)控制，并且要注意讀寫信號(hào)的控制，濾波器采用并行設(shè)計(jì)，用面積換取速度。TH99CHLSTH99CH
7、LS.v頂層元件例化。主要是將上述各個(gè)模塊進(jìn)行組合。整個(gè)功能框圖如下：6：代碼功能測試下面是測試用的模塊介紹，模擬TH99CHLS外圍的單片機(jī)、控制信號(hào)和數(shù)據(jù)輸入等：模塊名稱對(duì)應(yīng)的源文件功能說明osc_rstosc_rst.v產(chǎn)生時(shí)鐘頻率和復(fù)位信號(hào)fir_tbfir_tb.v濾波器數(shù)據(jù)的輸入wr_rdwr_rd.v單片機(jī)WR,RD信號(hào)的模擬mcumcu.v主要是模擬單片機(jī)對(duì)TH99CHLS芯片的控制，包括寄存器的讀入與讀出等一系列操作top_testtop_test.v頂層測試文件，主要是進(jìn)行元件
8、例化ModelSimSE功能仿真結(jié)果波形圖如下：第一張圖為前0-7us,第二張圖為7us-15us.詳細(xì)圖形見source中的1.bmp和2.bmp.也可以查看其下的vsim.wlf(需要安裝modelsim)。此圖為對(duì)TH99CHLS芯片內(nèi)部b0-b6(濾波器系數(shù))寄存器的操作和對(duì)mini,hour寄存器初始化的操作仿真結(jié)果。7：綜合結(jié)果及分析Synplify綜合結(jié)果如下：DC綜合結(jié)果如下：8：所占用的資源和數(shù)據(jù)通道分析該系統(tǒng)所占用的資源如下：在濾波器設(shè)計(jì)中，并沒有采用乘法器的復(fù)
