電子綜合設(shè)計(jì)EDA課程設(shè)計(jì)-交通信號(hào)燈控制器

《電子綜合設(shè)計(jì)EDA課程設(shè)計(jì)-交通信號(hào)燈控制器》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、課程設(shè)計(jì)報(bào)告2014-2015學(xué)年第2學(xué)期課程設(shè)計(jì)名稱：電子綜合設(shè)計(jì)EDA課程設(shè)計(jì)院（系）：電子信息學(xué)院專業(yè)：電子信息工程班級(jí)：BX1207學(xué)生姓名：顧問(wèn)學(xué)號(hào)：121003430712綜合實(shí)驗(yàn)時(shí)間：2015/7/20-2015/7/24指導(dǎo)教師：鐘旭提交時(shí)間：2015/7/24上海電機(jī)學(xué)院課程設(shè)計(jì)任務(wù)書(shū)課程名稱電子綜合設(shè)計(jì)EDA課程設(shè)計(jì)課程代碼033117P1課程設(shè)計(jì)課題清單設(shè)計(jì)時(shí)間2015年7月20日——2015年7月24日一、課程設(shè)計(jì)任務(wù)匯總二、對(duì)課程設(shè)計(jì)成果的要求（包括課程設(shè)計(jì)報(bào)告、圖紙、圖表、實(shí)物等軟硬件要求）三、課程設(shè)計(jì)工作進(jìn)度計(jì)劃：四、主要參考資料：指

2、導(dǎo)書(shū)：參考資料：目錄1.題目名稱12.內(nèi)容摘要13.設(shè)計(jì)任務(wù)和要求14.系統(tǒng)方案15.設(shè)計(jì)方法——硬件設(shè)計(jì)36.設(shè)計(jì)方法——軟件設(shè)計(jì)37.系統(tǒng)調(diào)試47.1使用的主要儀器和儀表47.2調(diào)試電路的方法和技巧47.3整體性能測(cè)試數(shù)據(jù)和波形47.4調(diào)試中出現(xiàn)的故障、原因及排除方法58.設(shè)計(jì)成果59.設(shè)計(jì)結(jié)論710.收獲和體會(huì)711.附件（源程序）8參考文獻(xiàn)171.題目名稱交通信號(hào)燈控制器2.內(nèi)容摘要本次課程設(shè)計(jì)通過(guò)HDL技術(shù)設(shè)計(jì)交通燈控制系統(tǒng)，其設(shè)計(jì)描述可被不同的工具所支持，可用不同器件來(lái)實(shí)現(xiàn)。利用VerilogHDL語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)交通燈控制系統(tǒng)，使其實(shí)現(xiàn)道路

3、交通的快速正常運(yùn)轉(zhuǎn)，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過(guò)QuartusII和ModelSim完成綜合、仿真。此程序下載到FPGA芯片后，可應(yīng)用于實(shí)際的交通燈控制系統(tǒng)中。通常的設(shè)計(jì)方法基于中、小規(guī)模集成電路進(jìn)行,電路元件多、接線復(fù)雜、故障率高。隨著大規(guī)模集成電路的發(fā)展、EDA技術(shù)的出現(xiàn),數(shù)字電路的設(shè)計(jì)進(jìn)入了一個(gè)嶄新階段。FPGA是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路,其種類很多,內(nèi)部結(jié)構(gòu)也不同,但共同的特點(diǎn)是體積小、使用方便。本論文介紹了用VerilogHDL語(yǔ)言設(shè)計(jì)交通燈控制器的方法,并在QuartusII系統(tǒng)對(duì)F

4、PGA芯片進(jìn)行編譯下載,由于生成的是集成化的數(shù)字電路,沒(méi)有傳統(tǒng)設(shè)計(jì)中的接線問(wèn)題,所以故障率低、可靠性高,而且體積非常小。本論文通過(guò)EDA設(shè)計(jì)，利用VerilogHDL語(yǔ)言模擬仿真交通燈控制電路。說(shuō)明EDA技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性。3.設(shè)計(jì)任務(wù)和要求我所選擇的課題是用VerilogHDL實(shí)現(xiàn)交通燈控制器。該課題的具體內(nèi)容及要求如下：1、設(shè)計(jì)一個(gè)交通信號(hào)燈控制器，由一條主干道和一條支干道匯合成十字路口，在每個(gè)入口處設(shè)置紅、綠、黃三色信號(hào)燈，紅燈亮禁止通行，綠燈亮允許通行，黃燈亮則給行駛中的車輛有時(shí)間停在禁行線外；2、紅、綠、黃發(fā)光二極管作信號(hào)燈，用傳感器或邏輯開(kāi)關(guān)

5、作檢測(cè)車輛是否到來(lái)的信號(hào)；3、主干道處于常允許通行的狀態(tài)，支干道有車來(lái)時(shí)才允許通行。主干道亮綠燈時(shí)，支干道亮紅燈；支干道亮綠燈時(shí)，主干道亮紅燈；4、主、支干道均有車時(shí)，兩者交替允許通行，主干道每次放行時(shí)間A，支干道每次放行時(shí)間A，設(shè)立A、B計(jì)時(shí)顯示電路；5、在每次由綠燈亮到紅燈亮的轉(zhuǎn)換過(guò)程中，要亮黃燈C時(shí)間作為過(guò)渡，使行駛中的車輛有時(shí)間停到禁行線外，設(shè)立C計(jì)時(shí)顯示電路。時(shí)間A>B>C4.系統(tǒng)方案本交通燈控制系統(tǒng)設(shè)計(jì)利用VerilogHDL語(yǔ)言進(jìn)行設(shè)計(jì)編程，利用QUARTUSII軟件將編寫(xiě)好的程序進(jìn)行編譯、仿真,并將調(diào)試完成的程序下載到FPGA芯片上,觀測(cè)電路板上的

6、紅綠信號(hào)燈以及數(shù)碼管顯示,看是否按設(shè)計(jì)要求正常工作。系統(tǒng)框圖如下圖所示：174.1系統(tǒng)框圖（C表示支干道是否有車到來(lái)，1表示有，0表示無(wú)；SET用來(lái)控制系統(tǒng)的開(kāi)始及停止；RST是復(fù)位信號(hào)，高電平有效，當(dāng)RST=1時(shí)，恢復(fù)到初始設(shè)置；CLK是外加時(shí)鐘信號(hào)；MR、MY、MG分別表示主干道的紅燈、黃燈和綠燈；CR、CY、CG分別表示支干道的紅燈、黃燈和綠燈，1表示亮，0表示滅）系統(tǒng)流程圖如下：（MGCR:主干道綠燈，支干道紅燈；MYCR:主干道黃燈，支干道紅燈；MRCG:主干道紅燈，支干道綠燈；MRCY:主干道紅燈，支干道黃燈；T0=1表示主干道最短通車時(shí)間到，T1=1

7、表示5秒黃燈時(shí)間到，T2=1表示支干道最長(zhǎng)通車時(shí)間到。）5.設(shè)計(jì)方法——硬件設(shè)計(jì)17MS4MS3MS2MS1LA1aLA2bLA3cFPGA/CPLDLB1dLB2eLB3fg紅黃綠主干道支干道紅黃綠5.設(shè)計(jì)方法——軟件設(shè)計(jì)本系統(tǒng)采用自頂向下的設(shè)計(jì)，設(shè)計(jì)一個(gè)頂層文件和三個(gè)底層文件。各模塊關(guān)系如下：八段譯碼模塊(decode4_7)交通燈控制器（jiaotongdeng）系統(tǒng)工作模塊(traffic1)八段譯碼模塊(decode4_7)分頻模塊(blk1)程序流程圖：主支干道交替進(jìn)行主干道通，支干道亮紅燈譯碼模塊譯碼及顯示分頻器分頻clk（blk1）主模塊（traf

8、fic1）