數(shù)字電路與系統(tǒng)設(shè)計(jì)課件

《數(shù)字電路與系統(tǒng)設(shè)計(jì)課件》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第8章電子設(shè)計(jì)自動(dòng)化8.1EDA概述8.2硬件描述語言VerilogHDL初步8.4MAX+plusⅡ開發(fā)系統(tǒng)8.1EDA概述EDA就是以計(jì)算機(jī)為工作平臺、以EDA軟件工具為開發(fā)環(huán)境、以硬件描述語言為設(shè)計(jì)語言、以ASIC為實(shí)現(xiàn)載體的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程，它包括半導(dǎo)體工藝設(shè)計(jì)自動(dòng)化、可編程邏輯器件設(shè)計(jì)自動(dòng)化、電子系統(tǒng)設(shè)計(jì)自動(dòng)化、印刷電路板PCB（PrintedCircuitBoard）設(shè)計(jì)自動(dòng)化、仿真測試、故障診斷以及形式驗(yàn)證自動(dòng)化。需要說明的是，這里所講的是狹義的EDA，沒有包括模擬電路的設(shè)計(jì)自動(dòng)化。EDA作為一門嶄新的學(xué)科，它的知識體系結(jié)構(gòu)為：①現(xiàn)代電子設(shè)計(jì)理論；②可編程邏

2、輯器件原理、結(jié)構(gòu)及應(yīng)用；③硬件描述語言；④EDA工具的開發(fā)和應(yīng)用；⑤EDA設(shè)計(jì)方法論；⑥EDA的應(yīng)用及實(shí)踐。8.1.1EDA的發(fā)展概況集成電路技術(shù)的發(fā)展不斷地給EDA技術(shù)提出新的要求，對EDA技術(shù)的發(fā)展起了巨大的推動(dòng)作用。從20世紀(jì)60年代中期開始，人們就不斷地開發(fā)出各種計(jì)算機(jī)輔助設(shè)計(jì)工具來幫助設(shè)計(jì)人員進(jìn)行集成電路和電子系統(tǒng)的設(shè)計(jì)。近40年來，EDA技術(shù)大致經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)CAD（ComputerAidedDesign）、計(jì)算機(jī)輔助工程CAE（ComputerAidedEngineering）和電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA（ElectronicSystemDesignA

3、utomation）三個(gè)發(fā)展階段。1．CAD階段（20世紀(jì)60年代中期～20世紀(jì)80年代初期）20世紀(jì)70年代，隨著中、小規(guī)模集成電路的開發(fā)和應(yīng)用，傳統(tǒng)的手工制圖設(shè)計(jì)印刷電路板和集成電路的方法已無法滿足設(shè)計(jì)精度和效率的要求，于是工程師們開始進(jìn)行二維平面圖形的計(jì)算機(jī)輔助設(shè)計(jì)，這樣就產(chǎn)生了第一代EDA工具，設(shè)計(jì)者也從繁雜、機(jī)械的計(jì)算、布局和布線工作中解放了出來。但在EDA發(fā)展的初始階段，EDA工具的供應(yīng)商只有幾家，產(chǎn)品幾乎全部面向PCB設(shè)計(jì)、電路模擬或IC版圖設(shè)計(jì)。例如，目前常用的PCB布線軟件Protel的早期版本Tango、用于電路模擬的SPICE軟件以及后來產(chǎn)品化的IC版圖編

4、輯與設(shè)計(jì)規(guī)則檢查系統(tǒng)等軟件，都是這個(gè)時(shí)期的產(chǎn)品。20世紀(jì)80年代初，隨著集成電路規(guī)模的增大，EDA技術(shù)有了較快的發(fā)展。更多的軟件公司，如當(dāng)時(shí)的Mentor公司、DaisySystems及LogicSystem公司等進(jìn)入EDA領(lǐng)域，開始提供帶電路圖編輯工具和邏輯模擬工具的EDA軟件，主要解決了設(shè)計(jì)實(shí)現(xiàn)之前的功能檢驗(yàn)問題。總的來講，這一階段的EDA水平還很低，對設(shè)計(jì)工作的支持十分有限，主要存在兩個(gè)方面的問題需要解決：①EDA軟件的功能單一、相互獨(dú)立。這個(gè)時(shí)期的EDA工具軟件都是分別針對設(shè)計(jì)流程中的某個(gè)階段開發(fā)的，一個(gè)軟件只能完成其中的一部分工作，所以設(shè)計(jì)者不得不在設(shè)計(jì)流程的不同階段

5、分別使用不同的EDA軟件包。然而，由于不同的公司開發(fā)的EDA工具之間的兼容性較差，為了使設(shè)計(jì)流程前一級軟件的輸出結(jié)果能夠被后一級軟件接受，就需要人工處理或再運(yùn)行另外的轉(zhuǎn)換軟件，這往往很繁瑣，勢必影響設(shè)計(jì)的速度。②對于復(fù)雜電子系統(tǒng)的設(shè)計(jì)，不能提供系統(tǒng)級的仿真和綜合，所以設(shè)計(jì)中的錯(cuò)誤往往只能在產(chǎn)品開發(fā)的后期才能被發(fā)現(xiàn)，這時(shí)再進(jìn)行修改十分困難。2．CAE階段（20世紀(jì)80年代初期～20世紀(jì)90年代初期）這個(gè)階段在集成電路與電子系統(tǒng)設(shè)計(jì)方法學(xué)以及設(shè)計(jì)工具集成化方面取得了許多成果。各種設(shè)計(jì)工具，如原理圖輸入、編譯與連接、邏輯模擬、邏輯綜合、測試碼生成、版圖自動(dòng)布局以及各種單元庫均已齊全。

6、不同功能的設(shè)計(jì)工具之間的兼容性得到了很大改善，那些不走兼容道路、想獨(dú)樹一幟的CAD工具受到了用戶的抵制，逐漸被淘汰。EDA軟件設(shè)計(jì)者采用統(tǒng)一數(shù)據(jù)管理技術(shù)，把多個(gè)不同功能的設(shè)計(jì)軟件結(jié)合成一個(gè)集成設(shè)計(jì)環(huán)境。按照設(shè)計(jì)方法學(xué)制定的設(shè)計(jì)流程，在一個(gè)集成設(shè)計(jì)環(huán)境中就能實(shí)現(xiàn)由寄存器傳輸級RTL（RegisterTransfersLevel）開始，從設(shè)計(jì)輸入到版圖輸出的全程設(shè)計(jì)自動(dòng)化。在這個(gè)階段，基于門陣列和標(biāo)準(zhǔn)單元庫設(shè)計(jì)的半定制ASIC得到了極大的發(fā)展，將電子系統(tǒng)設(shè)計(jì)推入了ASIC時(shí)代。但是，大部分從原理圖出發(fā)的CAE工具仍然不能適應(yīng)復(fù)雜電子系統(tǒng)的要求，而且具體化的元件圖形制約著優(yōu)化設(shè)計(jì)。3．E

7、SDA階段（20世紀(jì)90年代以來）20世紀(jì)90年代以來，集成電路技術(shù)以驚人的速度發(fā)展，其工藝水平已經(jīng)達(dá)到深亞微米級，一個(gè)芯片上可以集成數(shù)百萬甚至上千萬只晶體管，工作頻率可達(dá)GHz。這不僅為片上系統(tǒng)SOC（SystemOnChip）的實(shí)現(xiàn)提供了可能，同時(shí)也給EDA技術(shù)提出了更高的要求，促進(jìn)了EDA技術(shù)的發(fā)展。在這一階段，出現(xiàn)了以硬件描述語言、系統(tǒng)級仿真和綜合技術(shù)為基本特征的第三代EDA技術(shù)，它使設(shè)計(jì)師們擺脫了大量的具體設(shè)計(jì)工作，而把精力集中于創(chuàng)造性的方案與概念構(gòu)思上，