元件堆疊裝配(PoP)技術(shù)

《元件堆疊裝配(PoP)技術(shù)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、隨著移動消費型電子產(chǎn)品對于小型化，功能集成以及大存儲空間的要求的進一步捉升，元器件的小型化高密度封裝形式也越來越多，如多模塊封裝(MCM),系統(tǒng)封裝(SiP),倒裝晶片等應(yīng)用得越來越多。而元件堆疊裝配(PoP,PackageonPackage)技術(shù)的出現(xiàn)更加模糊了一級封裝與二級裝配之間的界線，在大大提高邏輯運算功能和存儲空間的同時，也為終端用戶提供了自由選擇器件組合的可能，生產(chǎn)成本也得以更有效的控制。對于3G手機PoP無疑是一個值得考慮的優(yōu)選方案。勿庸置否，隨著小型化高密度封裝的出現(xiàn)，對高速與高精度裝配的要求變得更加關(guān)鍵。相關(guān)的組裝設(shè)備和工藝也更具先進性與高靈活性

2、。元器件堆(PackageonPackage)技術(shù)必須經(jīng)受這一新的挑戰(zhàn)。元器件堆疊裝配技術(shù)市場情況及其推動力當(dāng)前半導(dǎo)體封裝發(fā)展的趨勢是越來越多的向高頻.多芯片模塊(MCM),系統(tǒng)集成(SiP)封裝，堆疊封裝(PiP,PoP)發(fā)展，從而傳統(tǒng)的裝配等級越來越模糊，出現(xiàn)了半導(dǎo)體裝配與傳統(tǒng)電路板裝配間的集成，如倒裝晶片(FlipChip)頁接在終端產(chǎn)品裝配。半導(dǎo)體裝配設(shè)備中的特征功能開始出現(xiàn)在多功能稱細間距貼片機上，同時具冇較高的精度，又冇助焊劑應(yīng)用的功能。可以說，元件堆疊技術(shù)是在業(yè)已成熟的倒裝晶片裝配技術(shù)上發(fā)展起來的?？?003年前元件堆疊技術(shù)大部分還只是應(yīng)用在閃存及一

3、些移動記憶R中，2004年開始出現(xiàn)了移動電話的邏輯運算單元和存儲單元Z間的堆疊裝配。在此財政年度內(nèi)整個堆疊技術(shù)市場的平均增長率達60%o預(yù)計到2009年增氏率達21%,英中移動電話對于堆疊裝配技術(shù)的應(yīng)用將占整個技術(shù)市場的17%,3G手機，MPEG4將大最采用此技術(shù)。元器件堆疊裝配技術(shù)市場情況簡圖(資料來口Prismark)2003?009DRAMandCards12%2004OtfwrPofUMo20MJ5%MoMtPhorw(Flash.SHAM.SDRAM>435M87%MotxiePhone(Flash.SRAMSORAM)6MM85%MobilePhone

4、Logic&Memory20M25%DRAMandMemoryCardsOtherPonatMeORAMandMenxxyCards300M14X1OtherPortable150M7%MobtiePhone(FlMhSRAM.SDRAM)1300M切Mow#PhoneLogc&Memory35OM17%Total:500MUnits60%GrowthTotal:800MUnits?Total:2」OOMUnits21SCAAGR移動通信產(chǎn)品關(guān)鍵是要解決”帶寬"的問題.通俗的講就是高速處理信號的能力。這就需要新型的數(shù)字信號處理器，解決方案之一就是在邏輯控制器上放置

5、一枚存儲器(通常為動態(tài)存儲器)，實現(xiàn)了小型化，功能也得以強化。而成熟的倒裝晶片技術(shù)促成了這一技術(shù)大量應(yīng)用的可能?；旧衔覀兛梢岳矛F(xiàn)冇的SMT現(xiàn)有的和下游資源及現(xiàn)成的物流供應(yīng)鏈導(dǎo)入此技術(shù)進行大批量生產(chǎn)。堆疊裝配元器件的結(jié)構(gòu)元器件內(nèi)芯片的堆疊大部分是釆用金線鍵合的方式(WireBonding),堆疊層數(shù)可以從2層到8層。STMICR0聲稱迄今厚度達40微米的芯片可以從兩個堆疊到八個(SRAM,flash,DRAM),40微米的芯片堆疊8個總厚度為1.6mm,堆疊兩個厚度為0?8mm。10STACKlenvn8STACK16rrwn4STACK14mm3STACK12

6、mmPMmSourceUrwersty器件內(nèi)置器件(PiP,PackageinPackage),封裝內(nèi)芯片通過金線鍵合堆疊到基板上，同樣的堆疊通過金線再將兩個堆疊之間的基板鍵合,然后整個封裝成一個元便是PiP(器件內(nèi)置器件)。PIP?MoldedPIP?SpacerFigure93TechnologieshrSrackedPackagesSource:ITRS2005RoadmapPiP封裝的外形高度較低，可以采用標準的SMT電路板裝配工藝，單個器件的裝配成木較低。但由于在封裝之前單個芯片不可以單獨測試，所以總成本會高(封裝良率問題)，而且事先需要確定存儲器結(jié)構(gòu)，

7、器件只能由設(shè)計服務(wù)公司決定，沒有終端使用者選擇的口由。元件堆疊裝配(PoP,PackageonPackage),在底部元器件上面再放置元器件，邏輯+存儲通常為2到4層，存儲型PoP可達8層。外形高度會稍微高些，但是裝配前各個器件可以單獨測試，保障了更高的良品率，總的堆疊裝配成本可降至最低。器件的組合可以由終端使用者自由選擇，對于3G移動電話，數(shù)碼像機等這是優(yōu)選裝配方案。TopraoMQeFcF各種堆疊封裝工藝成本比較STACKEDPACKAGINGOPTIONSPackageCostCorrpansoncOscr?

8、ogic2