微電子封裝論文

《微電子封裝論文》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、微電子封裝工藝的發(fā)展摘要：木文介紹微電子封裝技術(shù)的發(fā)展過程和趨勢，同吋介紹了各個吋期不同種類的封裝技術(shù)，也做了對現(xiàn)在國內(nèi)對于微電了封裝技術(shù)不足的分析和對發(fā)展前景的展望和構(gòu)想。關(guān)鍵字：為電子封裝發(fā)展趨勢優(yōu)點一、封裝技術(shù)的發(fā)展從80年代中后期，開始電了產(chǎn)品止朝著便攜式、小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展，這種市場需求對電路組裝技術(shù)提出了相應(yīng)的要求，單位體積信息的提高（高密度）和單位時間處理速度的提高（高速化）成為促進微電了封裝技術(shù)發(fā)展的重要因素。1.1片式元件：小型化、高性能片式元件是應(yīng)用最早、產(chǎn)量最大的表面組裝元件。它主要有以厚薄膜工藝制造的片式電阻器和以多層厚膜共燒工藝制造

2、的片式獨石電容器，這是開發(fā)和應(yīng)用最早和最廣泛的片式元件。隨著工業(yè)和消費類電了產(chǎn)品市場對電了設(shè)備小型化、高性能、高可靠性、安全性和電磁兼容性的需求，對電子電路性能不斷地提出新的要求，片式元件進一步向小型化、多層化、大容量化、耐高壓、集成化和高性能化方向發(fā)展。在鋁電解電容和袒電解電容片式化后，現(xiàn)在高Q值、耐高溫、低失真的高性能MLCC已投放市場；介質(zhì)厚度為10um的電容器已商品化，層數(shù)高達100層之多；出現(xiàn)了片式多層壓敏和熱敏電阻，片式多層電感器，片式多層扼流線圈，片式多層變壓器和各種片式多層復(fù)合元件；在小型化方面，規(guī)格尺寸從3216->2125->1608->1005發(fā)展，

3、目前最新出現(xiàn)的是0603（長0.6mm,寬0.3mm）,體積縮小為原來的0.88%o集成化是片式元件未來的另一個發(fā)展趨勢，它能減少組裝焊點數(shù)目和提高組裝密度，集成化的元件可使Si效率（芯片面積/基板面積）達到80%以上，并能有效地提高電路性能。由于不在電路板上安裝大量的分立元件，從而可極大地解決焊點失效引起的問題。1.2芯片封裝技術(shù)：追隨IC的發(fā)展而發(fā)展數(shù)十年來，芯片封裝技術(shù)一直追隨著IC的發(fā)展而發(fā)展，一代IC就有相應(yīng)一代的封裝技術(shù)相配合，而SMT的發(fā)展，更加促進芯片封裝技術(shù)不斷達到新的水平。六七十年代的中、小規(guī)模IC,曾大量使用TO型封裝，后來又開發(fā)出DIP、PDIP,

4、并成為這個時期的主導(dǎo)產(chǎn)品形式。八十年代出現(xiàn)了SMT,相應(yīng)的IC封裝形式開發(fā)出適于表而貼裝短引線或無引線的LCCC、PLCC、SOP等結(jié)構(gòu)。在此基礎(chǔ)上，經(jīng)十多年研制開發(fā)的QFP不但解決了LSI的封裝問題，而且適于使用SMT在PCB或其他基板上表面貼裝，使QFP終于成為SMT主導(dǎo)電了產(chǎn)品并延續(xù)至今。為了適應(yīng)電路組裝密度的進一步提高,QFP的引腳間距口前已從1.27mm發(fā)展到了0.3mm。由于引腳間距不斷縮小，I/O數(shù)不斷增加，封裝體積也不斷加大，給電路組裝生產(chǎn)帶來了許多困難，導(dǎo)致成品率下降和組裝成本的提高。另一方面由于受器件引腳框架加工精度等制造技術(shù)的限制0.3mm已是QFP

5、引腳間距的極限，這都限制了組裝密度的提高。于是一種先進的芯片封裝BGA(BallGridAn-ay)應(yīng)運而生，BGA是球柵陣列的英文縮寫，它的I/O端了以圓形或柱狀焊點按陣列形式分布在封裝下面，引線間距大，引線長度短。BGA技術(shù)的優(yōu)點是可增加I/O數(shù)和間距，消除QFP技術(shù)的高I/O數(shù)帶來的生產(chǎn)成木和可靠性問題。BGA的興起和發(fā)展盡管解決了QFP而臨的困難，但它仍然不能滿足電子產(chǎn)品向更加小型、更多功能、更高可靠性對電路組件的耍求，也不能滿足硅集成技術(shù)發(fā)展對進一步捉高封裝效率和進一步接近芯片本征傳輸速率的要求，所以更新的封裝CSP(ChipSizePackage)又岀現(xiàn)了，它

6、的英文含義是封裝尺寸與裸芯片相同或封裝尺寸比裸芯片稍大。日本電子工業(yè)I■辦會對CSP規(guī)定是芯片而積與封裝尺寸而積Z比大于80%oCSP與BGA結(jié)構(gòu)基本一樣，只是錫球直徑和球屮心距縮小了、更薄了，這樣在相同封裝尺寸時可冇更多的I/O數(shù)，使組裝密度進一步提高，可以說CSP是縮小了的BGAoCSPZ所以受到極大關(guān)注，是由于它提供了比BGA更高的組裝密度，而比采用倒裝片的板極組裝密度低。但是它的組裝工藝卻不像倒裝片那么復(fù)雜，沒冇倒裝片的裸芯片處理問題，基本上與SMT的組裝工藝相一致，并且可以像SMT那樣進行預(yù)測和返工。正是由于這些無法比擬的優(yōu)點，才使CSP得以迅速發(fā)展并進入實用化

7、階段。目前日本有多家公司生產(chǎn)CSP,而且止越來越多地應(yīng)用于移動電話、數(shù)碼錄像機、筆記本電腦等產(chǎn)品上。從CSP近幾年的發(fā)展趨勢來看，CSP將取代QFP成為高I/O端子IC封裝的主流。為了最終接近IC本征傳輸速度，滿足更高密度、更高功能和高可靠性的電路組裝的要求，述必須發(fā)展裸芯片(Barechip)技術(shù)。裸芯片技術(shù)有兩種主要形式：一種是COB技術(shù)，另一種是倒裝片技術(shù)(Flipchip)oCOB技術(shù)用COB技術(shù)封裝的裸芯片是芯片主休和I/O端子在晶體上方，在焊接時將此裸芯片用導(dǎo)電/導(dǎo)熱膠粘接在PCB±，凝固后，用Bonder機將金屈