基于IP核的PCIE總線接口邏輯的設(shè)計(jì)和實(shí)現(xiàn)

《基于IP核的PCIE總線接口邏輯的設(shè)計(jì)和實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、?４７??１×!"?ùú?Ｖｏｌ．４７Ｎｏ．１２０１７ü１YＡｅｒｏｎａｕｔｉｃａｌＣｏｍｐｕｔｉｎｇＴｅｃｈｎｉｑｕｅＪａｎ．２０１７O]ＩＰ′WＰＣＩＥ?'1×?W??>Z?ùú，$ó，E?（6-[m"*-.no(p<=>，!""*７１００６８）01：ü%ＰＣＩＥ}?>?,óì?X，?Z,)[×YTSＰＣＩＥ}?_?e*，%`dEFＩＰ?*<=，QＸｉｌｉｎｘＶｉｒｔｅｘ－７?ＦＰＧＡUáa@ＰＣＩＥ}?[×YT*,)S，￡>?@?ee.，·?YTek&:>?àì4á3ＤＭＡ?，mＤＭＡ??e?ＰＣＩＥ}??*７０％áU。234：ＩＰ?；ＰＣＩＥ；ＦＰＧＡ；[×YT；Ｄ

2、ＭＡ56789：ＴＮ９１５．８５１:;<=>：Ａ:?@9：１６７１?６５４Ｘ（２０１７）０１?０１１６?０５ＤｅｓｉｇｎｉｎｇａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎＢａｓｅｄｏｎＩＰＣｏｒｅｏｆＩｎｔｅｒｆａｃｅＬｏｇｉｃｆｏｒＰＣＩＥｘｐｒｅｓｓＰＵＫａｉ，ＴＡＮＧＱｉｎｇ，ＴＩＡＮＹｕａｎ（Ｘｉ′ａｎＡｅｒｏｎａｕｔｉｃｓＣｏｍｐｕｔｉｎｇＴｅｃｈｎｉｑｕｅＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅ，ＡＶＩＣ，Ｘｉ′ａｎ７１００６８，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＷｈｅｎＰＣＩＥｉｓｕｓｅｄｆｏｒｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｏｆｄｅｖｉｃｅｓ，ｔｈｅｉｎｔｅｒｆａｃｅｌｏｇｉｃｉｓ

3、ｎｅｅｄｅｄｆｏｒｉｎｔｅｒａｃｔｉｏｎｂｅｔｗｅｅｎｔｈｅｂｕｓａｎｄｉｎｔｅｒｎａｌｆｕｎｃｔｉｏｎ．ＴｈｉｓｐａｐｅｒａｄｏｐｔｅｄａｍｅｔｈｏｄｂａｓｅｄｏｎＩＰｃｏｒｅ，ａｎｄｃｏｍｐｌｅｔｅｄｔｈｅｄｅｓｉｇｎｉｎｇａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｔｈｅｉｎｔｅｒｆａｃｅｌｏｇｉｃｉｎＸｉｌｉｎｘＶｉｒｔｅｘ－７ｓｅｒｉｅｓＦＰＧＡ．Ｔｈｅｎｔｈｅｆｕｎｃｔｉｏｎａｎｄｐｅｒｆｏｒｍａｎｃｅｗａｓｖｅｒｉｆｉｅｄ．ＴｈｅｒｅｓｕｌｔｓｓｈｏｗｅｄｔｈａｔｒｅｇｉｓｔｅｒｓａｃｃｅｓｓｉｎｇａｎｄｄａｔａｔｒａｎｓｆｅｒｉｎＤＭＡｍｏｄｅｗｅｒｅｃｏｒｒｅｃｔ

4、ｌｙａｎｄｔｈｅｂａｎｄｗｉｄｔｈｏｆＤＭＡｔｒａｎｓｍｉｓｓｉｏｎｗａｓｍｏｒｅｔｈａｎ７０％．Ｋｅｙｗｏｒｄｓ：ＩＰＣｏｒｅ；ＰＣＩＥ；ＦＰＧＡ；ｉｎｔｅｒｆａｃｅｌｏｇｉｃ；ＤＭＡAB3&euy，ów·nＰＣＩＥó??C?ê［１－２］M$3?Y。e+U3)?aC3

5、k??z?8?，w?3?÷_??3P@［３］ó3m·，??eＰＣＩ37

6、ú?_de?v?{j，{

7、_?÷u?v?3?２００２üoＩｎｔｅｌ，8t|·H?é

8、，=ó3??@5n=üy。ié１

9、3２．５ＧｂｐｓkH３

10、3８Ｇｂｐｓ，_ＰＣ??P，ＦｍｔP????!；ＴｙｐｅP<9}!ì#&

11、5H??3-，txeＣＰＵe￥b???w?；ＴＣP??ó3w?；ＴＤPe=［４－５］°:m3D:mB，jＰＣＩＥmBYZ?eb>；ＥＰPe>6；ＡｔｔｒP??ks；ＡＴP??3′àaCeＰＣＩＥ°3?:，;3′àaC?Yéw?；ＬｅｎｇｔｈP??

12、e=633&w·；eＰＣＩＥ}ó3u?，uM￥b?3aC3?-。ＬａｓｔＤＷＢＥP??Q￥35,C；１ｓｔＤＷ［６］［７］:~

13、Ｘｉｌｉｎｘ７GＦＰＧＡH3ＰＣＩＥ?ˉeＢＥP???Q￥35,C；ＡｄｄｒｅｓｓP??，b?ＰＣＩＥmBYZ，NfＰＣＩＥYé；Ｃｏｍ

14、ｐｌｅｔｅｒＩＤP??eＩＤ；Ｃｏｍｐｌ．Ｓｔａｔｕｓ5N3aC，ü'(eＰＣＩＥ?5N3HóP??O?；ＢＣＭP??a?35?；C?，üe３t67yzsCu%，uo-ＢｙｔｅＣｏｕｎｔP??5?；ＬｏｗｅｒＡｄｄｒｅｓｓP?ＰＣＩＥ?emB3ST>|V?￠。?E6Yé。１ＰＣＩＥùá２×?T±??-

15、V：@A（１９８５－），?，èé?1，u_?，u???，D>?ò6óeHóú?<óU?ＦＰＧＡb?ú?。２０１７ü１Y@AQ：pＩＰˉ3ＰＣＩＥmBYZ3b?8Nf·１１７·:b?¤2>NfＰＣＩＥU￡@3aC￥，|?|T.，|TmB?ê=F{|TmBíR>ＰＣＩＥe-

16、ＰＣＩＥ?ˉe3，ü_e-