資源描述：
《基本邏輯門及其應(yīng)用.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、實(shí)驗(yàn)11基本邏輯門及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?.掌握驗(yàn)證邏輯門電路功能的方法。2.學(xué)習(xí)基本門電路的實(shí)際應(yīng)用。3.掌握邏輯門多余輸入端的處理方法。74LS835V二、實(shí)驗(yàn)內(nèi)容1．測(cè)試門的邏輯功能2．門電路多余輸入端的處理方法。3.按照表１的數(shù)據(jù)設(shè)計(jì)三個(gè)邏輯電路,并在實(shí)驗(yàn)箱上完成功能驗(yàn)證。１對(duì)于門電路邏輯功能測(cè)試的基本操作：選中一個(gè)邏輯門，將輸入端接數(shù)據(jù)開關(guān)，輸出端接電平指示燈。通過(guò)指示燈來(lái)觀察邏輯門的輸出狀態(tài)。測(cè)試操作時(shí)，按照輸入數(shù)據(jù)扳動(dòng)開關(guān)，改變輸入電平，用邏輯筆測(cè)試出對(duì)應(yīng)門電路的輸出電平。若其邏輯關(guān)系正確，可以使用在實(shí)驗(yàn)電路中，否則，不能使用。2．對(duì)于多余輸入端的處理方法
2、。對(duì)于與門、與非門電路多余輸入端的處理方法有基本兩種。⑴多余輸入端與輸入端可以并聯(lián)使用。⑵多余輸入端可以接高電平或通過(guò)串接限流電阻接高電平。如圖1所示3.或門、或非門的多余輸入端的處理。⑴多余輸入端與正在使用的輸入端可以并聯(lián)使用;⑵多余輸入端可以接低電平或接地。如圖2所示。一般多余端不允許懸空。對(duì)于與、與非、與或非中的與，根據(jù)A與1為A，A與A為A，可以將多余輸入端通過(guò)電阻接電源，或與有用輸入端并接。對(duì)于或、或非、與或非中的或，根據(jù)A或0為A，A或A為A，可以將多余輸入端接地，或與有用輸入端并接。圖1與門、與非門多余輸入端的處理方法三、實(shí)驗(yàn)原理圖(c)&+VccAFA
3、&+VccF(a)(b)&+VccABF1kR圖2或門、或非門的多余輸入端的處理方法≥1+VccAF(a)A≥1+VccF(b)①用74LS00實(shí)現(xiàn)表1的邏輯功能,寫出邏輯表達(dá)式進(jìn)行化簡(jiǎn),設(shè)計(jì)并畫出邏輯電路圖。表1數(shù)據(jù)表ABCF000001010011100101110111000100113.對(duì)于設(shè)計(jì)邏輯電路部分要求采用三種方案②用74LS02實(shí)現(xiàn)表1的邏輯功能,寫出邏輯表達(dá)式進(jìn)行化簡(jiǎn),設(shè)計(jì)并畫出邏輯電路圖。③用74LS51（與或非形）實(shí)現(xiàn)表1的邏輯功能,寫出邏輯表達(dá)式進(jìn)行化簡(jiǎn),設(shè)計(jì)并畫出邏輯電路圖。以上設(shè)計(jì)要求:器件引腳標(biāo)號(hào)要標(biāo)明齊全。并在實(shí)驗(yàn)儀上驗(yàn)證邏輯功能。（
4、將輸入端接邏輯開關(guān)，輸出端接發(fā)光二極管，通過(guò)發(fā)光二極管的狀態(tài)來(lái)觀察輸出狀態(tài)）。擴(kuò)展實(shí)驗(yàn)用異或門74LS86設(shè)計(jì)一個(gè)四位二進(jìn)制數(shù)取反電路，畫出邏輯電路，要求同上。列出功能表，并通過(guò)實(shí)驗(yàn)驗(yàn)證。做仿真。五．實(shí)驗(yàn)內(nèi)容３1.電子技術(shù)綜合實(shí)驗(yàn)儀；2.計(jì)算機(jī);3.元器件集成電路：74LS00，74LS86，74LS51，74LS02。六、實(shí)驗(yàn)儀器、設(shè)備與器件1.實(shí)驗(yàn)?zāi)康?2.實(shí)驗(yàn)儀器與器件;3.按實(shí)驗(yàn)內(nèi)容要求設(shè)計(jì)并畫出邏輯圖寫清楚電路設(shè)計(jì)過(guò)程與完成步驟。4.對(duì)實(shí)驗(yàn)中出現(xiàn)的問(wèn)題和實(shí)驗(yàn)結(jié)果進(jìn)行分析;5.寫出實(shí)驗(yàn)體會(huì)。七、實(shí)驗(yàn)報(bào)告要求八、思考題1.邏輯門多余輸入端應(yīng)如何處理？2.邏輯門的
5、輸出端應(yīng)注意哪些問(wèn)題？3.能否用CMOS門驅(qū)動(dòng)TTL門？為什么？器件引腳圖74LS0074LS0274LS51實(shí)驗(yàn)12加法器及譯碼顯示電路一、實(shí)驗(yàn)?zāi)康?.掌握二進(jìn)制加法運(yùn)算。2.掌握全加器的邏輯功能。3.熟悉集成加法器及其使用方法。4.掌握七段譯碼器和數(shù)碼管的使用。1.基本設(shè)計(jì)任務(wù)與要求⑴設(shè)計(jì)一個(gè)一位二進(jìn)制全加器（先仿真后實(shí)做）要求用74LS00和74LS86實(shí)現(xiàn)。⑵設(shè)計(jì)一個(gè)余3碼至8421碼的轉(zhuǎn)換電路（實(shí)做）要求用74LS83實(shí)現(xiàn)余3碼至8421碼的轉(zhuǎn)換，將余3碼轉(zhuǎn)換成8421碼的真值表如表1所示。二、設(shè)計(jì)任務(wù)與要求ABCDWXYZ00110100010101100
6、111100010011010101111000000000100100011010001010110011110001001表1余3碼轉(zhuǎn)換成8421碼的真值表⑶用74LS47和共陽(yáng)極LED數(shù)碼管組成譯碼顯示電路（實(shí)做）在基本設(shè)計(jì)內(nèi)容⑵的基礎(chǔ)上，再進(jìn)一步完成譯碼顯示功能。表1中W，X，Y，Z作為譯碼器的輸入，將譯碼器的輸出接至數(shù)碼管，顯示十進(jìn)制數(shù)碼。二、設(shè)計(jì)任務(wù)與要求2.擴(kuò)展設(shè)計(jì)任務(wù)與要求（僅需要仿真完成）⑴設(shè)計(jì)一個(gè)2位二進(jìn)制加法/減法器在一位二進(jìn)制全加器的基礎(chǔ)上，設(shè)計(jì)一個(gè)2位二進(jìn)制加法/減法器。要求畫出邏輯圖，列出元件清單。⑵設(shè)計(jì)一個(gè)4位BCD碼加法器注意：在計(jì)滿1
7、0時(shí)即進(jìn)位。畫出邏輯圖，列出元件清單。二、設(shè)計(jì)任務(wù)與要求三、實(shí)驗(yàn)原理1.全加器全加器是一種由被加數(shù)、加數(shù)和來(lái)自低位的進(jìn)位三者相加的運(yùn)算器。全加器的邏輯表達(dá)式為：AiBiCiSiCi+10000010100111001011101110010100110010111表2全加器的功能表三、實(shí)驗(yàn)原理2.二進(jìn)制加法器利用全加器可構(gòu)成二進(jìn)制串行進(jìn)位并行輸出的加法器。三、實(shí)驗(yàn)原理3.顯示譯碼器顯示譯碼器將BCD代碼譯成數(shù)碼管所需要的驅(qū)動(dòng)信號(hào)，使數(shù)碼管顯示出相應(yīng)的數(shù)字。4.數(shù)碼管數(shù)碼管由七段發(fā)光二極管構(gòu)成，分為共陽(yáng)極、共陰極兩種形式。三、實(shí)驗(yàn)原理四、實(shí)驗(yàn)儀器、設(shè)備
