資源描述：
《基本邏輯門(mén)邏輯功能測(cè)試及應(yīng)用》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、實(shí)驗(yàn)一基本邏輯門(mén)邏輯功能測(cè)試及應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握基本邏輯門(mén)的功能及驗(yàn)證方法。2、學(xué)習(xí)TTL基本門(mén)電路的實(shí)際應(yīng)用。3、掌握邏輯門(mén)多余輸入端的處理方法。二、實(shí)驗(yàn)原理數(shù)字電路中，最基本的邏輯門(mén)可歸結(jié)為與門(mén)、或門(mén)和非門(mén)。實(shí)際應(yīng)用時(shí)，它們可以獨(dú)立使用，但用的更多的是經(jīng)過(guò)邏輯組合組成的復(fù)合門(mén)電路。目前廣泛使用的門(mén)電路有TTL門(mén)電路。TTL門(mén)電路是數(shù)字集成電路中應(yīng)用最廣泛的，由于其輸入端和輸出端的結(jié)構(gòu)形式都采用了半導(dǎo)體三極管，所以一般稱(chēng)它為晶體管-晶體管邏輯電路，或稱(chēng)為T(mén)TL電路。這種電路的電源電壓為+5V，高電平典型值為3.6V（≥2.4V合格）；低電平典型值為0.
2、3V（≤0.45合格）。常見(jiàn)的復(fù)合門(mén)有與非門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)。有時(shí)門(mén)電路的輸入端多余無(wú)用，因?yàn)閷?duì)TTL電路來(lái)說(shuō)，懸空相當(dāng)于“1”，所以對(duì)不同的邏輯門(mén)，其多余輸入端處理方法不同。1.TTL與門(mén)、與非門(mén)的多余輸入端的處理如圖1.1為四輸入端與非門(mén)，若只需用兩個(gè)輸入端A和B，那么另兩個(gè)多余輸入端的處理方法是：&ABY&ABY&ABY+5V并聯(lián)懸空通過(guò)電阻接高電平圖1.1TTL與門(mén)、與非門(mén)多余輸入端的處理并聯(lián)、懸空或通過(guò)電阻接高電平使用，這是TTL型與門(mén)、與非門(mén)的特定要求，但要在使用中考慮到，并聯(lián)使用時(shí)，增加了門(mén)的輸入電容，對(duì)前級(jí)增加容性負(fù)載和增加輸出電流，
3、使該門(mén)的抗干擾能力下降；懸空使用，邏輯上可視為“1”，但該門(mén)的輸入端輸入阻抗高，易受外界干擾；相比之下，多余輸入端通過(guò)串接限流電阻接高電平的方法較好。2.TTL或門(mén)、或非門(mén)的多余輸入端的處理如圖1.2為四輸入端或非門(mén)，若只需用兩個(gè)輸入端A和B，那么另兩個(gè)多余輸入端的處理方法是：并聯(lián)、接低電平或接地?！?ABYA≥1BY并聯(lián)接低電平或接地圖1.2TTL或門(mén)、或非門(mén)多余輸入端的處理1.異或門(mén)的輸入端處理異或門(mén)是由基本邏輯門(mén)組合成的復(fù)合門(mén)電路。如圖1.3為二輸入端異或門(mén)，一輸入端為A，若另一輸入端接低電平，則輸出仍為A；若另一輸入端接高電平，則輸出為A，此時(shí)的異或門(mén)
4、稱(chēng)為可控反相器。=1A=1AY=AY=A+5V圖1.3異或門(mén)的輸入端處理在門(mén)電路的應(yīng)用中，常用到把它們“封鎖”的概念。如果把與非門(mén)的任一輸入端接地，則該與非門(mén)被封鎖；如果把或非門(mén)的任一輸入端接高電平，則該或非門(mén)被封鎖。由于TTL電路具有比較高的速度，比較強(qiáng)的抗干擾能力和足夠大的輸出幅度，在加上帶負(fù)載能力比較強(qiáng)，因此在工業(yè)控制中得到了最廣泛的應(yīng)用，但由于TTL電路的功耗較大，目前還不適合作大規(guī)模集成電路。三、實(shí)驗(yàn)儀器與器材1、THD-2型數(shù)字電路實(shí)驗(yàn)箱2、器材：74LS00四-2輸入與非門(mén)×274LS20二-4輸入與非門(mén)×174LS54四-2-3-3-2輸入與或
5、非門(mén)×174LS86四-2輸入異或門(mén)×1四、實(shí)驗(yàn)內(nèi)容與步驟1、TTL與非門(mén)的邏輯功能及應(yīng)用芯片的引腳號(hào)查法是面對(duì)芯片有字的正面，從缺口處的下方（左下角），逆時(shí)針從1數(shù)起。芯片要能工作，必須接電源和地。本實(shí)驗(yàn)所用與非門(mén)集成芯片為74LS00四-二輸入與非門(mén)，其引腳排列如圖1.4所示。圖1.474LS00引腳排列（1）測(cè)試74LS00四-2輸入與非門(mén)的邏輯功能選中74LS00一個(gè)與非門(mén)，將其輸入端A和B分別接至電平輸出器插孔，由電平輸出控制開(kāi)關(guān)控制所需電平值，扳動(dòng)開(kāi)關(guān)給出四種組合輸入。將輸出端接至發(fā)光二極管的輸入插孔，并通過(guò)發(fā)光二極管的亮和滅來(lái)觀察門(mén)的輸出狀態(tài)。如
6、圖1.5所示，其邏輯函數(shù)式為：，將觀測(cè)結(jié)果填入表1.1中。輸入輸出ABY00011011表1.1與非門(mén)邏輯功能測(cè)試表&ABY123714+5V圖1.5與非門(mén)邏輯功能測(cè)試圖（2）用74LS00實(shí)現(xiàn)或邏輯：，寫(xiě)出轉(zhuǎn)換過(guò)程邏輯函數(shù)式，畫(huà)出標(biāo)明引腳的邏輯電路圖，測(cè)試其邏輯功能，將觀測(cè)結(jié)果填入表1.2中。表1.3數(shù)據(jù)表表1.2或邏輯功能測(cè)試表輸入輸出ABY00011011輸入輸出輸入輸出ABCYABCY00000101001100011001011101110011（3）用74LS00實(shí)現(xiàn)表1.3所示的邏輯函數(shù)。寫(xiě)出設(shè)計(jì)函數(shù)式，畫(huà)出標(biāo)明引腳的邏輯電路圖，并驗(yàn)證之。2、T
7、TL與或非門(mén)的邏輯功能及應(yīng)用（1）測(cè)試74LS54四-2-3-3-2輸入與或非門(mén)的邏輯功能74LS54引腳排列如圖1.6所示。NC圖1.674LS54引腳排列邏輯表達(dá)式為：現(xiàn)要求測(cè)試的邏輯函數(shù)式為：。接線如圖1.7所示，用開(kāi)關(guān)改變輸入變量A、B、C、D的狀態(tài)，給出十六種組合輸入，通過(guò)發(fā)光二極管觀測(cè)輸出端Y的狀態(tài)，將觀測(cè)結(jié)果填入表1.4中。表1.4與或非邏輯功能測(cè)試表&≥1YABCDEGFHIJ+5V123461471112輸入輸出輸入輸出ABCDYABCDY0000000100100011010001010110011110001001101010111100
8、110111101111圖1.7與或非
