EDA技術(shù)及其應(yīng)用 教學(xué)課件 作者 潘松第4章 應(yīng)用VHDL設(shè)計(jì)數(shù)字系統(tǒng).ppt

《EDA技術(shù)及其應(yīng)用 教學(xué)課件 作者 潘松第4章 應(yīng)用VHDL設(shè)計(jì)數(shù)字系統(tǒng).ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、EDA技術(shù)及其應(yīng)用第4章應(yīng)用VHDL設(shè)計(jì)數(shù)字系統(tǒng)4.1多路選擇器的VHDL描述4.1.1多路選擇器的VHDL描述圖4-1mux21a實(shí)體圖4-2mux21a結(jié)構(gòu)體4.1多路選擇器的VHDL描述4.1.1多路選擇器的VHDL描述【例4-1】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;4.1多路選擇器的VHDL描述4.1.1多路選擇器的VHDL描述【例4-2】ENTITYmux

2、21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;4.1多路選擇器的VHDL描述4.1.1多路選擇器的VHDL描述【例4-3】ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINPROCESS(a,b,s)BEGINIFs='

3、0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;4.1多路選擇器的VHDL描述4.1.1多路選擇器的VHDL描述圖4-3mux21a功能時(shí)序波形4.1多路選擇器的VHDL描述4.1.2語(yǔ)句結(jié)構(gòu)和語(yǔ)法說(shuō)明1.實(shí)體表達(dá)【例4-4】ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDENTITYe_name;4.1多路選擇器的VHDL描述4.1.2語(yǔ)句結(jié)構(gòu)和語(yǔ)法說(shuō)明2.實(shí)體名3.端口語(yǔ)句和端口信號(hào)名4.端口模式5.數(shù)據(jù)類型4.1多路選擇

4、器的VHDL描述6.結(jié)構(gòu)體表達(dá)【例4-5】ARCHITECTUREarch_nameOFe_nameIS[說(shuō)明語(yǔ)句]BEGIN(功能描述語(yǔ)句)ENDARCHITECTUREarch_name；4.1多路選擇器的VHDL描述7.賦值符號(hào)和數(shù)據(jù)比較符號(hào)IFaTHEN...--注意，a的數(shù)據(jù)類型必須是booleanIF(s1='0')AND(s2='1')OR(c

5、LSEbWHENp2='1'ELSEc;4.1多路選擇器的VHDL描述11.進(jìn)程語(yǔ)句和順序語(yǔ)句12.文件取名和存盤4.2寄存器描述的VHDL程序4.2.1D觸發(fā)器的描述圖4-4D觸發(fā)器4.2寄存器描述的VHDL程序【例4-6】LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC);END;ARCHITECTUREbhvOFDFF1ISSIGNALQ1:STD_LOGIC;--類似于在芯片內(nèi)部定義一個(gè)數(shù)據(jù)的暫存節(jié)點(diǎn)BEGINPROCESS(CL

6、K,Q1)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;ENDPROCESS;Q<=Q1;--將內(nèi)部的暫存數(shù)據(jù)向端口輸出（雙橫線--是注釋符號(hào)）ENDbhv;4.2寄存器描述的VHDL程序4.2.2VHDL描述的語(yǔ)言現(xiàn)象說(shuō)明1.標(biāo)準(zhǔn)邏輯位數(shù)據(jù)類型STD_LOGICBIT數(shù)據(jù)類型定義：TYPEBITIS('0','1');--只有兩種取值STD_LOGIC數(shù)據(jù)類型定義：TYPESTD_LOGICIS('U','X','0','1','Z','W','L','H','-');4.2寄存器描述的VHDL程序4.2.2VHDL描述的語(yǔ)言現(xiàn)象說(shuō)明2.設(shè)計(jì)庫(kù)和標(biāo)

7、準(zhǔn)程序包LIBRARYWORK;LIBRARYSTD;USESTD.STANDARD.ALL;LIBRARY<設(shè)計(jì)庫(kù)名>;USE<設(shè)計(jì)庫(kù)名>.<程序包名>.ALL;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;4.2寄存器描述的VHDL程序4.2.2VHDL描述的語(yǔ)言現(xiàn)象說(shuō)明3.信號(hào)定義和數(shù)據(jù)對(duì)象4.上升沿檢測(cè)表式和信號(hào)屬性函數(shù)EVENT5.不完整條件語(yǔ)句與時(shí)序電路4.2寄存器描述的VHDL程序4.2