資源描述：
《福師17春秋學期《數字邏輯》在線作業(yè)一.doc》由會員上傳分享，免費在線閱讀，更多相關內容在工程資料-天天文庫。
1、一、單選題（共20道試題，共40分。）V1.組合邏輯電路消除競爭冒險的方法有（）A.修改邏輯設計B.在輸出端接入緩沖電路C.后級加緩沖電路D.屏蔽輸入信號的尖峰干擾2.TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（）相當于輸入邏輯“0”A.懸空B.通過電阻2.7kΩ接電源C.通過電阻2.7kΩ接地D.通過電阻510Ω接地3.一個8選一數據選擇器的數據輸入端有（）個A.1B.2C.3D.84.一個無符號8位數字量輸入的DAC，其分辨率為（）位A.1B.3C.4D.85.一塊數據選擇器有三個地址輸入端，則它的數據輸入端應有（）。A.3B.6C.8D.16.對于TTL與
2、非門閑置輸入端的處理，不可以（）.A.接電源B.通過電阻3kΩ接電源C.接地D.與有用輸入端并聯(lián)7.CMOS數字集成電路與TTL數字集成電路相比不具備的優(yōu)點是（）.A.微功耗B.高速度C.高抗干擾能力D.電源范圍寬8.三態(tài)門輸出高阻狀態(tài)時，（）不正確的說法A.用電壓表測量指針不動B.相當于懸空C.電壓不高不低D.測量電阻指針不動9.下列邏輯電路中為時序邏輯電路的是（）A.變量譯碼器B.加法器C.數碼寄存器D.數據選擇器10.以下表達式中符合邏輯運算法則的是(）.A.C·C=C2B.1+1=10C.0<1D.A+1=111.邏輯表達式Y=AB可以用（）實現(xiàn)A.正
3、或門B.正非門C.正與門D.或非門12.以下各電路中，（）可以產生脈沖定時器A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器13.在一個8位的存儲單元中，能夠存儲的最大無符號整數是(）.A.（256）10B.（127）10C.（FE）16D.（255）1014.TTL單定時器型號的最后幾位數字為（）A.555B.556C.7555D.755615.一個16選一的數據選擇器，其地址輸入（選擇控制輸入）端有（）個.A.1B.2C.4D.1616.當邏輯函數有n個變量時，共有(）個變量取值組合？A.nB.2nC.n的平方D.2的n次方17.一個無
4、符號4位權電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為（）A.4KΩB.5KΩC.10KΩD.20KΩ18.在數字系統(tǒng)里，當某一線路作為總線使用，那么接到該總線的所有輸出設備（或器件）必須具有（）結構，否則會產生數據沖突。A.集電極開路B.三態(tài)門C.灌電流D.拉電流19.多諧振蕩器可產生（）A.正弦波B.矩形脈沖C.三角波D.鋸齒波20.在何種輸入情況下，“或非”運算的結果是邏輯1(）.A.全部輸入是0B.全部輸入是1C.任一輸入為0，其他輸入為1D.任一輸入為1二、判斷題（共25道試題，共50分。）V1.電平異步時序電路除了可能存在競爭外，還可能存
5、在本質險象A.錯誤B.正確2.占空比的公式為：q=tw/T，則周期T越大占空比q越小。（）A.錯誤B.正確3.觸發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)A.錯誤B.正確4.由于每個觸發(fā)器有兩種穩(wěn)態(tài)，因此，存儲8位二進制數碼需要四個觸發(fā)器A.錯誤B.正確5.優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（）A.錯誤B.正確6.異或函數與同或函數在邏輯上互為反函數。（）A.錯誤B.正確7.三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）A.錯誤B.正確8.編碼與譯碼是互逆的過程。（）A.錯誤B.正確9.當傳送十進制數5時，在8421奇校驗碼
6、的校驗位上值應為1。（）A.錯誤B.正確10.已經X+Y=X+Z，則Y=ZA.錯誤B.正確11.十進制數（9）10比十六進制數（9）16小。（）A.錯誤B.正確12.液晶顯示器的優(yōu)點是功耗極小、工作電壓低。（）A.錯誤B.正確13.實際上，信號經過任何邏輯門和導線都回產生時間延遲。A.錯誤B.正確14.利用三態(tài)門可以實現(xiàn)數據的雙向傳輸。A.錯誤B.正確15.ROM和RAM中存入的信息在電源斷掉后都不會丟失A.錯誤B.正確16.公式化簡法中有吸收法、消去法、合并法等等。（）A.錯誤B.正確17.寄存器分為數碼寄存器和移位寄存器A.錯誤B.正確18.邏輯變量只有0
7、、1兩種取值可能A.錯誤B.正確19.方波的占空比為0.5。（）A.錯誤B.正確20.時序電路無記憶功能，組合邏輯電路有記憶功能A.錯誤B.正確21.數據分配器是一種單輸入、多輸出的組合邏輯電路，它將一路輸入變?yōu)槎嗦份敵?。（）A.錯誤B.正確22.因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（）A.錯誤B.正確23.一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（）A.錯誤B.正確24.卡諾圖化簡法可以更加直觀、簡捷的邏輯函數化簡方法。（）A.錯誤B.正確25.并行加法器采用先行進位（并行進位）的目的是簡化電路結構。A.錯誤B.正確三、多選題（
8、共5道試題，共10分。）V1.三態(tài)門輸
