資源描述：
《基于FPGA改進(jìn)中值濾波算法探究及實(shí)現(xiàn).doc》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、基于FPGA改進(jìn)中值濾波算法探究及實(shí)現(xiàn)【摘要】圖像噪聲的濾除是圖像處理的關(guān)鍵，影響著圖像處理的全過程。傳統(tǒng)的濾波算法為均值濾波和中值濾波。本文在對中值濾波算法對圖像降噪效果分析的基礎(chǔ)上提出了一種改進(jìn)的算法，既能有效地濾除椒鹽噪聲和高斯噪聲，又能最大限度地保留圖像的邊緣細(xì)節(jié)?！娟P(guān)鍵詞】圖像噪聲濾波FPGA【中圖分類號】TN713【文獻(xiàn)標(biāo)識碼】A【文章編號】1009-9646(2008)08-0190-021改進(jìn)非線性濾波算法的提出在噪聲的數(shù)字信號處理中，主要研究的是高斯噪聲和椒鹽噪聲對圖像信號的污染的
2、改善。圖像預(yù)處理的目的是改善圖像數(shù)據(jù),抑制不需要的變形或者增強(qiáng)某些對于后續(xù)處理重要的圖像特征。目前最常用的圖像去噪濾波器是線性濾波器和非線性濾波器。線性濾波器是域平均法也稱均值濾波法，其算法是在像數(shù)據(jù)的窗口內(nèi)的中間位置的值用窗口內(nèi)所有像素?cái)?shù)據(jù)的平均值取代。線性濾波器對高斯噪聲具有良好的濾出作用，然而，當(dāng)信號頻譜與噪聲頻譜混疊時(shí)或者當(dāng)信號中含有非疊加性噪聲時(shí)，線性濾波器的處理結(jié)果就很難令人滿意。而且均值算法會破壞圖像邊緣，模糊圖像細(xì)節(jié)。不利于特征識別，而且也不能有效濾出椒鹽噪聲［1］。中值濾波器是基于
3、次序統(tǒng)計(jì)完成信號恢復(fù)得一種典型的非線性濾波器，是一種減少邊緣模糊的非線性平滑方法,其基本原理是把數(shù)字圖像或數(shù)字序列中心位置的值用該點(diǎn)鄰域的中值替代［2］。中值濾波算法的特點(diǎn)是在去除噪音的同時(shí)，可以比較好地保留邊的銳度和圖像的細(xì)節(jié)在有序的一系列表中，中值是指位于中心的值。鄰域中亮度的中值不受個(gè)別噪聲毛刺的影響，因此中值平滑相當(dāng)好地消除了沖激噪聲⑶。根據(jù)對各種噪聲濾出的算法和效果的分析，設(shè)計(jì)了一種改進(jìn)的中值濾波器進(jìn)行濾波，它是一種鄰域運(yùn)算，類似域卷積，但不是加權(quán)求和，其基本原理是把計(jì)算窗口中包含中間像素
4、點(diǎn)的左上角、右上角、左下角和右下角的四個(gè)子鄰域的均值，選擇最大值作為輸出像素值，這樣既能濾出椒鹽噪聲,又可以濾出高斯噪聲，同時(shí)也能最大限度地保持圖像地細(xì)節(jié)。并且也很方便地利用FPGA實(shí)現(xiàn)。其算法表達(dá)式為：最后取最大的作為輸出像素值，即(5)式中:g(x,y),f(x,y)為像素灰度值。2FPGA實(shí)現(xiàn)方法設(shè)計(jì)采用的是3X3模板處理圖像為128X128X8像素的灰度圖像。總體設(shè)計(jì)方案如圖1所示［4］。由圖1可知，整個(gè)系統(tǒng)設(shè)計(jì)分為3大模塊：3X3模板生成模塊、中值濾波模塊和行列計(jì)數(shù)器模塊。D（7：0）為灰
5、度圖像數(shù)據(jù)輸入端。整個(gè)系統(tǒng)有統(tǒng)一的時(shí)鐘信號elk和復(fù)位信號RST；DOUT（7：0）為圖像數(shù)據(jù)輸出端;DV為輸出數(shù)據(jù)有效標(biāo)志。下面分別介紹各模塊功能和設(shè)計(jì)方法。2.13X3模板生成模塊該模塊原理框圖如圖2所示。圖中r代表移位寄存器;FTFO代表先進(jìn)先出存儲器。圖像數(shù)據(jù)以時(shí)鐘節(jié)拍從數(shù)據(jù)輸入端依次輸入。FIFO用來存儲一行的數(shù)據(jù)。以便使wll.wl2---w33存放的正好是3X3模板所對應(yīng)的圖像數(shù)據(jù)，如表1所示。當(dāng)數(shù)據(jù)流不斷從數(shù)據(jù)輸入端輸入時(shí),3X3模板對應(yīng)的圖像數(shù)據(jù)不斷地跟著變化，這就可以對一幀圖像的
6、所有像素都進(jìn)行3X3模板處理［5］。2.2中值濾波模塊該模塊部分原理框圖如圖3所示。改進(jìn)的中值濾波模塊其基本原理是對3X3模板中的左上、左下、右上、右下四個(gè)子領(lǐng)域的2X2窗口的數(shù)據(jù)取均值rll.rl2.r21.r22進(jìn)行排序。最后取排序中最大值作為中心像素點(diǎn)的數(shù)值輸出。2.3行列計(jì)數(shù)器模塊該模塊結(jié)構(gòu)如圖4所示，圖中:RSTN為復(fù)位端直接與全局復(fù)位信號Rs相連;EN為使能端;C1K為時(shí)鐘輸入端；rowpos為圖像行位置標(biāo)志；colpos為圖像列位置標(biāo)志。該模塊比較簡單只是起到計(jì)數(shù)功能，用來確定數(shù)據(jù)在圖
7、像陣列中的位置。通過該模塊可以確定一幅圖像是否到達(dá)邊緣，或者傳輸完畢。圖4行列計(jì)數(shù)模塊結(jié)構(gòu)圖計(jì)數(shù)部分VHDL源代碼如下：architecturerccounterofrccounterisbeginprocess(RSTn,Clk,En)variableColPos_var：intener：=0；variableRowPosvar：intener：=0；beginifRSTnJ0’thenColPosvar：二1；ColPos本文為全文原貌未安裝PDF瀏覽器用戶請先下載安裝原版全文
